《低功耗CMOS电路设计 逻辑设计与CAD工具》PDF下载

  • 购买积分:13 如何计算积分?
  • 作  者:C.Piguet著
  • 出 版 社:北京:科学出版社
  • 出版年份:2011
  • ISBN:9787030315687
  • 页数:397 页
图书介绍:本书着重叙述低功耗电路设计,包括工艺与器件、逻辑电路以及CAD设计工具三个方面的内容。在工艺器件方面,描述了低功耗电子学的历史、深亚微米体硅SOI技术的进展、CMOS纳米工艺中的漏电、纳米电子学与未来发展趋势、以及光互连技术;在低功耗电路方面,描述了深亚微米设计建模、低功耗标准单元、高速低功耗动态逻辑与运算电路、以及在结构、电路、器件的各个层面上的低功耗设计技术,包括时钟、互连、弱反型超低功耗设计和绝热电路;在低功耗CAD设计工具方面,描述了功耗模型与高层次功耗估计,国际上主要CAD公司的功耗设计工具以及低功耗设计流程。

第1部分 概述 2

第1章 低功耗电子技术的发展历史1.1 引言 2

1.2 早期的计算机 3

1.3 晶体管和集成电路 4

1.4 低功耗消费类电子产品 9

1.5 功耗的快速增加 13

1.6 结论 16

参考文献 17

第2章 深亚微米下体硅技术与SOI技术的进展2.1 引言 19

2.2 ITRS概述 19

2.3 晶体管的饱和电流和亚阈值电流 21

2.4 栅和其他隧道电流 25

2.5 晶体管电气参数的统计离差 27

2.6 栅氧化层物理厚度和电气厚度 29

2.7 晶体管的新结构 30

2.8 结论 32

参考文献 32

第3章 CMOS纳米技术中的漏电流 35

3.1 引言 35

3.2 MOSFET器件的ILEAK构成 35

3.3 尺寸缩放 44

3.4 电路级 46

3.5 结论 48

参考文献 49

第4章 微电子学、纳电子学及电子学的未来4.1 引言 53

4.2 作为纳电子器件的硅MOSFET 53

4.3 硅MOSFET的最终极限 55

4.4 硅MOSFET的应用极限 56

4.5 硅MOSFET以外的晶体管 58

4.6 FET以外的晶体管 60

4.7 从微电子学到纳电子学 61

4.8 结论 62

4.9 致谢 62

参考文献 63

第5章 片上光互连的高级研究 65

5.1 互连问题 65

5.2 自顶向下的互连设计 67

5.3 信号通路中的无源光子器件 70

5.4 用于信号转换的有源器件 72

5.5 转换电路 73

5.6 键合问题 76

5.7 互连性能(光学系统与电学系统的比较) 77

5.8 研究方向 80

5.9 致谢 81

参考文献 81

第2部分 低功耗电路 84

第6章 深亚微米工艺设计模型 84

6.1 引言 84

6.2 电流模型 84

6.3 描述性能所使用单位的定义 87

6.4 在标准单元库中的应用 93

6.5 在低功耗设计中的应用 96

6.6 结论 98

参考文献 99

第7章 逻辑电路和标准单元 101

7.1 引言 101

7.2 逻辑族 101

7.3 低功耗和标准单元库 107

7.4 对于特定应用的逻辑类型 113

7.5 结论 117

参考文献 117

第8章 低功耗超高速动态逻辑电路8.1 引言 119

8.2 单相时钟锁存器和触发器 119

8.3 高通量CMOS电路技术 126

8.4 快速有效的CMOS功能电路 130

8.5 动态逻辑的前景 136

8.6 结论 136

参考文献 137

第9章 低功耗算法运算器 139

9.1 引言 139

9.2 加法 140

9.3 乘法 145

9.4 其他运算器、数字系统和限制 150

参考文献 153

第10章 降低动态功耗的电路设计方法10.1 引言 155

10.2 动态功耗的形成 155

10.3 电路结构的平行化 157

10.4 改变固定电压降低功耗技术 163

10.5 不改变电路主体设计技术方法来降低电路的功耗 170

10.6 改变电路主体结构的设计技术 172

10.7 结论 174

参考文献 174

第11章 低功耗设计中的硬件描述语言11.1 引言 177

11.2 基础知识 177

11.3 减少毛刺 180

11.4 时钟门控技术 181

11.5 有限状态机 189

11.6 数据通路 191

11.7 总线编码 196

11.8 结论 197

11.9 致谢 197

参考文献 197

第12章 工作时钟频率在数GHz下的系统设计12.1 引言 199

12.2 连续系统中的时钟设计注意事项 200

12.3 异步系统 206

12.4 全局异步-局部同步系统 207

12.5 结论 208

参考文献 208

第13章 减小漏电流的电路设计方法13.1 引言 210

13.2 漏电流的组成 211

13.3 逻辑电路设计中减小漏电流的技术 212

13.4 时序设计技术 213

13.5 运行状态下闲置漏电流减小技术 214

13.6 运行状态时漏电流减小技术 218

13.7 减小高速缓存中的漏电流技术 221

参考文献 224

第14章 SoC的低功耗和低电压通信14.1 引言 227

14.2 互连线的基础理论 228

14.3 与互连线相关的功耗 231

14.4 减小互连线功耗的办法 233

14.5 光互连线的分析 239

14.6 结论 239

参考文献 240

第15章 绝热与时钟供电电路 242

15.1 引言 242

15.2 绝热充电技术的原理 242

15.3 实现问题 244

15.4 结论 256

参考文献 256

第16章 用于基本低功耗逻辑的弱反型16.1 引言 258

1 6.2 MOS弱反型区模型和假设 258

16.3 静态MOS反相器 259

16.4 CMOS反相器的动态特性 261

16.5 标准传输下反相器的特性 262

16.6 进入中等反型区与强反型区的效应 267

16.7 逻辑门和数值实例扩展 269

16.8 实际考虑和条件限制 271

16.9 结论 273

参考文献 274

第17章 低电压下数字电路的鲁棒性17.1 引言 276

17.2 信号完整性 278

17.3 可靠性 289

17.4 结论 298

17.5 致谢 301

参考文献 301

第3部分 低功耗设计的CAD工具第18章 高级功耗估计与分析18.1 引言 304

18.2 低功耗应用的通用设计流程 306

18.3 系统级功耗分析 309

18.4 算法级功耗估计与分析 314

18.5 ORINOCO:一种算法级功耗估计工具 323

18.6 结论 325

参考文献 325

第19章 高级功耗估计的功耗宏模型19.1 引言 328

19.2 RTL功耗建模 329

19.3 RTL功耗宏建模和估计 335

19.4 现实设置的RTL功耗估计 340

19.5 结论 343

19.6 致谢 343

参考文献 343

第20章 Synopsys低功耗设计流程20.1 引言 346

20.2 时钟门控 346

20.3 寄存器级的自动时钟门控 348

20.4 操作数隔离 352

20.5 逻辑优化 353

20.6 泄漏控制——阈值管理 356

20.7 电压缩放 357

20.8 建模基础 359

20.9 分析流程 363

20.10 结论 364

参考文献 364

第21章 Magma低功耗流程 366

21.1 引言 366

21.2 功耗 367

21.3 功耗分析 368

21.4 功耗优化 370

21.5 供电轨分析 374

21.6 电源网络综合 378

21.7 结论 379

第22章 功耗敏感设计的时序设计流程22.1 引言 380

22.2 设计流程概述 380

22.3 用于功耗敏感设计的时序工具 383

22.4 设计实例 395

22.5 结论 396

参考文献 397