第一部分 实验平台及基础知识 3
第1章 教学实验硬件开发平台 3
1.1 EDK-SP6ADSP-TXMFI001实验平台的功能概述 3
1.2 系统及接口功能介绍 4
1.2.1 电源和系统时钟 5
1.2.2 配置 5
1.2.3 接口功能介绍 6
第2章 学习使用教学实验软件平台 58
2.1 Xilinx ISE Design Suite 12.1的安装 58
2.2 ISE Design Tools设计平台训练 62
2.2.1 创建计数器工程 62
2.2.2 仿真行为模型（功能仿真） 65
2.2.3 下载、调试 68
2.3 EDK嵌入式开发设计平台训练 71
2.3.1 建立一个基本的SOPC系统 71
2.3.2 在基本系统基础上添加一个系统给定的控制模块 79
2.3.3 自己设计一个接口控制模块并添加到系统中 88
第3章 基础接口实验训练 114
3.1 SRAM输入输出实验 114
3.1.1 实验目的及概述 114
3.1.2 硬件设计描述 114
3.1.3 设计实现 133
3.2 LCD显示实验 134
3.2.1 实验目的及概述 134
3.2.2 LCD接口硬件的设计 134
3.2.3 LCD接口应用软件的设计 135
第二部分 实验实例 147
实验1 音频接口实验 147
1.1 实验目的及概述 147
1.2 立体声回放功能的实现 147
1.2.1 模块和功能整体概述 147
1.2.2 各模块实现方法详解 149
1.2.3 实验方法及结果 153
1.3 高级实现——通过SRAM进行音频信息的存储和播放 154
1.3.1 模块和功能整体概述 154
1.3.2 各模块实现方法详解 155
实验2 VGA接口实验 161
2.1 实验目的及概述 161
2.2 硬件设计框架描述 161
2.3 设计实现 163
2.3.1 建立VGA接口显示工程 163
2.3.2 生成BMP_ROM存储器模块及时钟分频模块 164
2.3.3 VGA接口VHDL源代码 170
实验3 PDIUSBD12 USB从设备接口实验 186
3.1 实验目的及概述 186
3.2 FPGA片内硬件设计 187
3.2.1 建立工程 187
3.2.2 参数配置和端口设置 188
3.2.3 硬件设计测试 189
3.3 固件程序设计 193
3.4 驱动程序和应用程序的设计和调试 196
实验4 CY7C67300嵌入式USB主设备接口实验 200
4.1 实验目的及概述 200
4.2 FPGA片内设计 201
4.2.1 FPGA片内硬件实现 201
4.2.2 FPGA片内软件实现 203
4.3 CY7C67300芯片固件设计 226
4.3.1 CY7C67300编译环境 226
4.3.2 CY7C67300程序设计 227
4.4 实验操作 235
实验5 网络接口实验 236
5.1 实验目的及功能概述 236
5.1.1 实验目的 236
5.1.2 设计的总体结构和功能 236
5.2 以太帧接收部分ethernet.vhd的设计 238
5.3 以太帧发送部分Ethernetsnd.vhd设计 241
5.4 以太帧接收过程的模拟结果 244
5.5 IP数据包简介 245
5.6 IP层接收模块设计 247
5.7 IP层发送模块设计 250
5.8 IP层接收模块功能测试 252
5.9 SRAM读写接口模块sraminterface 252
5.10 整体功能测试 254
实验6 PCI Express接口设计实验参考 256
6.1 实验目的及设计概述 256
6.2 Integrated Endpoint Block for PCI Express Core的基本描述 256
6.2.1 Core接口描述 257
6.2.2 数据传输 263
6.3 用Core Generator GUI产生和定制Core 268
6.4 可编程输入输出例程设计 273
6.5 根端口模型测试平台 279
6.6 调试端口 281
6.7 设计实现 283
6.7.1 仿真例程设计 283
6.7.2 实现例程设计 286
6.7.3 编程FPGA 289
6.7.4 输入输出测试 289
6.7.5 路径结构和文件目录 292
参考文献 297