第1章 集成电路设计概述 1
1.1集成电路的发展历史 1
1.2微电子技术的主要发展方向 4
1.2.1增大晶圆尺寸并缩小特征尺寸 4
1.2.2集成电路走向系统芯片 8
1.2.3微机电系统和生物芯片 9
1.3电子设计自动化技术 9
习题 11
第2章 集成电路设计方法 12
2.1集成电路的分层分级设计 12
2.2集成电路设计步骤 13
2.2.1正向设计和反向设计 13
2.2.2自底向上设计和自顶向下设计 13
2.3集成电路设计方法分述 14
2.3.1全定制设计方法 14
2.3.2半定制设计方法 15
习题 29
第3章 集成电路模拟与SPICE 30
3.1电路模拟的概念和作用 30
3.2 SPICE简介 30
3.2.1通用电路模拟程序的基本组成 31
3.2.2电路模拟的流程 32
3.2.3 SPICE软件功能介绍 32
3.3 SPICE程序结构 35
3.3.1 SPICE简单程序举例 35
3.3.2节点描述 37
3.3.3标题语句、注释和结束语句 37
3.3.4基本元件描述语句 37
3.3.5电源描述语句 39
3.3.6半导体器件描述语句 42
3.3.7模型描述语句 44
3.3.8子电路描述语句 44
3.3.9库文件调用语句 44
3.3.10文件包含语句 45
3.4 SPICE分析与控制语句 45
3.4.1分析语句 45
3.4.2控制语句 48
3.5 SPICE分析及仿真举例 49
习题 50
第4章 半导体器件模型 51
4.1二极管模型 51
4.1.1二极管直流模型 51
4.1.2二极管瞬态模型 52
4.1.3二极管噪声模型 52
4.1.4二极管语句及模型参数 53
4.2双极晶体管模型 54
4.2.1双极晶体管EM1模型 54
4.2.2双极晶体管EM2模型 55
4.2.3双极晶体管EM3模型 56
4.2.4双极晶体管GP模型 58
4.2.5双极晶体管语句及模型参数 58
4.3 MOSFET模型 60
4.3.1 MOSFET模型等效电路 60
4.3.2 MOSFET模型分述 61
4.3.3 MOSFET语句与模型参数 65
习题 67
第5章Verilog硬件描述语言 68
5.1 VerilogHDL模块的基本概念 68
5.2 VerilogHDL的要素 69
5.2.1标识符 70
5.2.2注释 70
5.2.3 VerilogHDL的4种逻辑值 70
5.2.4编译指令 71
5.2.5系统任务和函数 73
5.2.6数据类型 75
5.2.7位选择和部分选择 76
5.2.8参数 76
5.3运算符 78
5.3.1算术运算符 78
5.3.2位运算符 78
5.3.3逻辑运算符 79
5.3.4关系运算符 79
5.3.5等式运算符 79
5.3.6移位运算符 79
5.3.7位拼接运算符 80
5.3.8缩减运算符 80
5.3.9条件运算符 81
5.4结构建模方式 81
5.4.1内建基本门 81
5.4.2门延时 82
5.4.3门级建模 83
5.4.4模块实例化 83
5.5数据流建模方式 85
5.5.1连续赋值语句 85
5.5.2延时 86
5.5.3数据流建模 87
5.6行为建模方式 87
5.6.1 initial语句 87
5.6.2 always语句 88
5.6.3条件语句 90
5.6.4多分支语句 95
5.6.5循环语句 102
5.6.6阻塞赋值和非阻塞赋值 107
5.7混合建模方式 109
5.8任务和函数 110
5.8.1任务 110
5.8.2函数 112
5.9组合逻辑建模 114
5.10时序逻辑建模 117
5.11 ROM建模 125
5.12有限状态机建模 126
5.13测试平台 130
习题 133
第6章 逻辑综合 135
6.1逻辑综合的基本步骤和流程 135
6.2综合工具Design Compiler 137
6.3指定库文件 137
6.4读入设计 138
6.5 DC中的设计对象 138
6.6定义工作环境 139
6.6.1定义工作条件 139
6.6.2定义线负载模型 140
6.6.3定义系统接口 142
6.7定义设计约束 143
6.7.1定义设计规则约束 143
6.7.2定义设计优化约束 144
6.8选择编译策略 147
6.9优化设计 150
6.10综合举例 151
6.11静态时序分析 156
6.12系统分割 157
习题 159
第7章 版图设计 160
7.1版图设计规则 160
7.1.1设计规则的定义 160
7.1.2设计规则的表示方法 160
7.1.3 MOSIS设计规则 160
7.2版图设计方法 166
7.3版图检查与验证 166
7.4全定制版图设计 167
7.4.1反相器原理图设计 167
7.4.2反相器版图设计 171
7.4.3设计规则检查 180
7.4.4 LVS 182
7.5基于标准单元的版图设计 186
7.5.1准备门级网表和时序约束文件 186
7.5.2添加焊盘单元 189
7.5.3定义IO约束文件 191
7.5.4数据准备 193
7.5.5布局规划 199
7.5.6标准单元自动布局 204
7.5.7时钟树综合 206
7.5.8自动布线 215
7.5.9设计输出 218
习题 226
参考文献 227