第一章 绪论 1
目录 1
第二章 RISC剖析 3
2.1 导论 3
2.2 RISC的起源 4
2.3 RISC的挑战 8
2.4 商业RISC机器 9
2.4.1 INMOS算元 10
2.4.2 ACORN RISC机器ARM 12
2.4.3 RISC潮流 13
2.5 有关RISC/CISC的混淆观点 13
2.6 多寄存器系统研究 19
2.7 Intel 432 22
2.8 小结 26
参考文献 26
3.2 WE32100微处理器体系结构 29
第三章 AT T公司的32位微处理器系统WE32100 29
3.1 概述 29
3.3 编程语言支持 30
3.3.1 算术和逻辑指令 30
3.3.2 其他数据类型的运算 31
3.3.3 过程连接 32
3.3.4 环境控制、任务分配和事故 33
3.4 WE32100微处理器操作系统支持 34
3.4.1 进程 34
3.4.2 进程开关 35
3.4.3 调用进程／返回到进程 36
3.4.4 中断 36
3.4.5 受控转移 36
3.4.6 事故 37
3.4.7 硬件过程开关的UNIX使用及MMU 38
3.5 WE32100微系统中通用外设芯片的使用 39
3.6 WE32101存储器管理单元体系结构 40
3.5.1 协处理器接口 40
3.6.1 地址空间分隔 41
3.6.2 特性 41
3.6.3 内部结构 44
3.6.4 操作 45
3.7 操作系统问题 46
3.8 WE32106算术加速部件体系结构 46
3.8.1 在WE32106MAU中支持IEEE浮点标准 47
3.9 DMAC直接存储存取控制器体系结构 48
3.8.2 IEEE标准概要 48
3.9.1 DMAC存储器间复制改进UNIX系统性能 49
3.9.2 DMAC中八位外设总线的优点 50
3.10 WE32103动态RAM控制器结构 50
3.10.1 使用256K DRAM的WE32103 DRC预转换方式 50
3.11 小结 50
参考文献 51
4.1 引言 52
第四章 Inmos算元 52
4.2 算元一般体系结构 53
4.3 T424算元 56
4.4 T424指令系统 58
4.5 Occam语言的历史和基本原理 60
4.6 Occam语言 61
4.7 算元系统开发研制 64
4.8 分享负荷 65
4.9 并行系统的设计 67
4.10 系统体系结构 68
4.11 未来开发 71
参考文献 72
第五章 Intel的80386 73
5.1 引言 73
5.2 程序设计模型 73
5.2.1 寄存器组 73
5.2.2 数据类型 76
5.2.3 地址变换 78
5.3.1 存储器管理 79
5.3 操作系统模型 79
5.3.2 多任务和多环境 84
5.3.3 80386的虚拟执行 84
5.3.4 多任务的环境 84
5.4 80386的外部总线 85
5.4.1 SRAM和高速缓存子系统 85
5.5 外部设备 88
5.6 直接存储器存取 89
5.7 设计实例：工程工作站 90
第六章 Motorola 68020 92
6.1 引言 92
6.2 工艺 92
6.3 结构 92
6.4.1 操作数 93
6.4.2 程序设计的模型 93
6.4 数据的构成 93
6.4.3 存储器的组成 96
6.4.4 程序和数据的引用 96
6.5 寻址能力 97
6.5.1 现行的寻址方式 97
6.6 指令系统提要 99
6.6.1 数据传送 99
6.6.5 位操作运算 100
6.6.6 位字段运算 100
6.6.3 逻辑运算 100
6.6.4 移位和环移操作 100
6.6.2 整数算术运算 100
6.6.7 BCD数的运算 101
6.6.8 程序控制操作 101
6.6.9 系统控制操作 101
6.6.10 多处理器控制操作 101
6.7 信号说明 102
6.8.1 动态总线定宽（Sizing） 105
6.8 操作数传输机制 105
6.8.3 动态总线定长的优点 108
6.9 高速缓存 108
6.9.1 高速缓存的基础 108
6.8.2 不对齐的操作数 108
6.9.2 片内的高速缓存 109
6.9.3 片外的高速缓存 109
6.10 协处理器 111
6.10.1 协处理器接口 111
6.10.2 MC68881浮点协处理器 114
6.10.3 MC68851分页存储器管理部件 115
6.11 存储器管理 117
6.11.1 存储器管理方法 117
6.11.2 MC68851 117
6.12.2 HDS400仿真器 118
6.12.3 其他的开发工具 118
6.12.1 BENCHMARK 20 118
6.12 开发系统的支持 118
6.12.4 系统1131 119
6.13 软件的支持 119
6.14 性能 119
参考文献 120
第七章 Zilog Z80000 CPU 121
7.1 导论 121
7.2 地址空间 122
7.3 存储管理 126
7.4 操作数寻址方式 127
7.5 指令系统 129
7.6 指令执行和异常 135
7.7 多处理器 136
7.8 高速缓冲存储器（Cache） 138
7.9 外部接口 139
7.10 开发系统和语言 142
7.11 总结 143