第1章 逻辑概论 1
1.1数字系统 1
1.2二进制数的四则运算 3
1.3BCD码 7
1.4格雷码 9
1.5基本逻辑组件 10
1.6布尔代数 15
1.7布尔函数的化简 17
1.7.1算法 18
1.7.2卡诺图法 19
1.7.3列表法 27
第2章 绘图输入法 30
2.1数字电路设计 30
2.2安装MAX+plusⅡ 31
2.3绘图输入法 35
2.4功能模拟 42
2.5产生符号文件 47
第3章 HDL语法 49
3.1 AHDL 49
3.1.1基本的AHDL结构 49
3.1.2 Title语句 61
3.1.3 Parameters语句 62
3.1.5 Constant语句 63
3.1.4 Include语句 63
3.1.6 Define语句 64
3.1.7 Function Prototype语句 64
3.1.8 Options语句 65
3.1.9 Assert语句 66
3.1.10 Variable程序段 66
3.2VHDL 69
3.2.1基本的VHDL结构 69
3.2.2同时性语句 74
3.2.3顺序性语句 77
3.2.4数据类型 82
3.2.5状态机设计 85
第4章 组合逻辑设计（一）——计算电路 86
4.1引言 86
4.2半加器与全加器 88
4.2.1多位加法器 92
4.2.2预先进位加法器 94
4.3半减器与全减器 97
4.4加／减法器 102
4.5 BCD加法器 105
4.6BCD减法器 111
4.7 BCD加／减法器 116
第5章 组合逻辑设计（二）——处理电路 121
5.1多任务器 121
5.2解多任务器 131
5.3译码器 137
5.3.1 BCD译码器 142
5.3.2 BCD对七段显示的译码器 143
5.4编码器 146
5.4.1 BCD编码器 150
5.4.2优先编码器 151
5.5比较器 157
5.6同位检查器与产生器 162
第6章 触发器 167
6.1引言 167
6.2门控RS触发器 169
6.2.1 时钟RS触发器 170
6.2.2边沿触发RS触发器 172
6.3JK触发器 174
6.3.1追跑情况 175
6.3.2主从式JK触发器 176
6.4 D触发器 178
6.5 T触发器 179
6.6触发器的绘图描述法 180
6.7触发器的HDL语言描述语法 181
第7章 计数器 187
7.1异步计数器 187
7.2任意模数的异步计数器 193
7.3同步计数器 199
7.4含同步清除功能的计数器 208
第8章 寄存器 216
8.1移位寄存器 216
8.2移位寄存器的种类 218
8.2.1串行输入串行输出 218
8.2.2串行输入并列输出 221
8.2.3并列输入串行输出 223
8.2.4并列输入并列输出 227
8.3环形计数器 229
8.4詹森计数器 231
9.1触发器的特征方程式 236
第9章 时序逻辑电路分析与设计 236
9.2触发器的激发表 239
9.3触发器的状态图 242
9.4时序逻辑电路分类 244
9.5时序逻辑电路分析 245
9.5.1摩尔型时序逻辑电路 245
9.5.2米里型时序逻辑电路 253
9.6时序逻辑电路的设计 261
9.6.1状态图的建立 262
9.6.2状态化简与编码 264
9.6.3逻辑电路的实现 272
9.6.4状态机的HDL设计 277