第31章 80486CPU 1
31.1 概论 1
31.2 CISC与RISC 6
31.3 寄存器 8
31.4 寻址方式 31
31.5 数据类型 37
31.6 80486CPU结构 41
31.7 高速加法器 54
31.8 时钟发生器 55
31.9 新指令 58
第32章 流水线操作 60
32.1 成组传送 61
32.2 流水线和性能 62
32.3 流水线操作 64
32.4 增强型浮点部件 72
32.5 并行操作 72
32.6 并行操作举例 73
第33章 存储管理 75
33.1 综述 75
33.2 分段存储管理 79
33.3 段的转换 82
33.4 分页存储管理 92
33.5 页转换 95
33.6 段与页转换组合 100
33.7 虚拟存储管理 102
33.8 虚拟存储数据结构信息 103
33.9 页故障处理 105
33.10 LFU页替换 105
33.11 NUR页替换 106
33.12 页交换文件 107
第34章 片内Cache 108
34.1 Cache存储器 108
34.2 Cache配置方案 111
34.3 Cache结构 119
34.4 Cache行 123
34.5 写方案 126
34.6 成组方式 131
34.7 Cache参数 133
34.8 Cache性能 134
34.9 Cache带宽 135
34.10 Cache监视和协调 137
34.11 ache支持功能 138
34.12 Cache连贯性 139
34.13 片内Cache操作 140
34.14 Cache页级管理 142
第35章 二级Cache 144
35.1 概论 144
35.2 总线定时 146
35.3 写周期定时 149
35.4 二级Cache规格 150
35.5 二级Cache行 152
35.6 总线监视 153
35.7 二级Cache结构 154
35.8 二级Cache接口 158
第36章 浮点部件 169
36.1 数值寄存器 169
36.2 计算基础 176
36.3 浮点指令 182
37.1 总线概念 190
第37章 总线 190
37.2 接口技术 196
37.3 总线接口信号 215
第38章 保护 230
38.1 段级保护 230
38.2 段描述符及保护 231
38.3 数据访问限制 235
38.4 控制转移 236
38.5 门描述符 238
38.6 操作系统指令 244
38.7 指针指令 244
38.8 页级保护 247
第39章 多任务处理 250
39.1 任务状态段 251
39.3 任务寄存器 253
39.2 任务状态段描述符 253
39.4 任务门描述符 255
39.5 任务转换 256
39.6 任务连接 258
39.7 任务地址空间 260
第40章 输入／输出与中断 263
40.1 输入／输出寻址 263
40.2 输入／输出指令 265
40.3 保护与输入／输出 267
40.4 异常和中断 269
40.5 异常和中断向量 271
40.6 允许及禁止中断 273
40.7 中断描述符表 275
40.8 中断任务和中断过程 277
40.10 异常条件 281
40.9 错误代码 281
40.11 异常和错误小结 291
第41章 初始化处理 294
41.1 复位后处理机的状态 294
41.2 80486SX/80487SX的初始化处理 296
41.3 实方式下的软件初始化处理 297
41.4 向保护方式的转换 298
41.5 保护方式下的软件初始化处理 299
41.6 转换旁视缓冲存储器的测试 300
41.7 高速缓冲存储器的测试 304
第42章 调试和测试 309
42.1 调试支援 309
42.2 调试寄存器 310
42.3 调试异常 313
42.4 系统测试 316
42.5 自测试 317
第43章 指令系统 319
43.1 数据传送指令 319
43.2 二进制算术运算指令 323
43.3 十进制算术运算指令 327
43.4 逻辑指令 328
43.5 控制转移指令 335
43.6 串操作 339
43.7 结构化语言指令 341
43.8 标志控制指令 345
43.9 数字指令 347
43.10 段寄存器指令 347
43.11 杂项指令 349
附录 80486指令表 352
参考文献 359