第1章 计算机系统概论 1
1.1 引言 1
1.2 计算机系统的硬件组成 2
1.3 计算机的软件系统 5
1.3.1 系统软件 5
1.3.2 应用软件 6
1.4 计算机的性能指标 7
1.5 计算机的发展简史 9
1.5.1 第一台计算机 9
1.5.2 计算机的四代变化 9
1.5.3 计算机发展的重大事件 10
1.5.4 微处理器的发展 11
1.6 计算机的分类与应用 12
1.6.1 计算机的分类 12
1.6.2 计算机的应用 13
习题1 14
第2章 数制与编码 15
2.1 进位记数制与数制转换 15
2.1.1 进位记数制及其表示 15
2.1.2 数制转换 17
2.2 带符号数的表示方法 22
2.2.1 原码表示法 22
2.2.2 补码表示法 23
2.2.3 反码表示法 25
2.2.4 移码表示法 26
2.3 数的定点表示与浮点表示 27
2.3.1 数的定点表示 27
2.3.2 数的浮点表示 28
2.4 常用的其他编码 31
2.4.1 十进制数的二进制编码 31
2.4.2 字符代码 33
2.4.3 可靠性编码 35
习题2 43
第3章 布尔代数基础 45
3.1 布尔代数的基本概念 45
3.1.1 布尔变量及其基本运算 45
3.1.2 布尔函数及其表示方法 46
3.1.3 布尔函数的“相等”概念 48
3.2 布尔代数的公式、定理和规则 49
3.2.1 布尔代数的基本公式 49
3.2.2 布尔代数的主要定理 50
3.2.3 布尔代数的重要规则 51
3.3 布尔函数的基本形式 53
3.3.1 函数的“积之和”与“和之积”形式 53
3.3.2 函数的“标准积之和”与“标准和之积”形式 53
3.4 不完全确定的布尔函数 57
3.5 布尔函数的化简 58
3.5.1 代数化简法 59
3.5.2 卡诺图化简法 61
3.5.3 列表化简法 67
习题3 74
第4章 组合逻辑电路 78
4.1 常用逻辑门的图形符号 78
4.2 布尔函数的实现 79
4.2.1 用与非门实现布尔函数 79
4.2.2 用或非门实现布尔函数 80
4.2.3 用与或非门实现布尔函数 80
4.3 组合电路的分析 81
4.4 组合电路的设计 83
4.5 常用组合电路 85
4.5.1 加法器 85
4.5.2 十进制数字的七段显示 89
4.5.3 二进制比较器 93
4.6 二进制译码器 93
4.6.1 二进制译码器的功能和组成 93
4.6.2 用中规模集成译码器进行设计 94
4.7 多路选择器 96
4.7.1 多路选择器的逻辑功能和组成 96
4.7.2 用多路选择器进行逻辑设计 97
4.8 多路分配器 100
4.9 组合电路中的险态 101
习题4 103
第5章 时序逻辑电路 106
5.1 时序电路与时序机 106
5.1.1 时序电路的结构和特点 106
5.1.2 时序机的定义 107
5.1.3 时序机的状态表和状态图 108
5.1.4 完全定义机和不完全定义机 109
5.2 触发器 110
5.2.1 基本RS触发器 110
5.2.2 同步RS触发器 112
5.2.3 JK触发器 113
5.2.4 D触发器 114
5.2.5 T触发器 114
5.3 同步时序电路的分析与设计 115
5.3.1 建立原始状态表 116
5.3.2 状态表的化简 118
5.3.3 状态分配 128
5.3.4 确定激励函数和输出函数 129
5.3.5 分析与设计举例 132
5.4 常用的同步时序电路 137
5.4.1 寄存器 138
5.4.2 计数器 138
5.4.3 节拍信号发生器 141
习题5 144
第6章 计算机执行程序的过程 149
6.1 样例程序 149
6.2 第1条指令的执行过程 149
6.3 第2条指令的执行过程 155
6.4 第3条指令的执行过程 157
6.5 第4条指令的执行过程 159
6.6 第5条指令的执行过程 161
6.7 第6条指令的执行过程 165
习题6 166
第7章 指令系统 168
7.1 指令格式 168
7.1.1 指令的地址码 168
7.1.2 指令的操作码 170
7.1.3 指令长度 172
7.2 数据类型 172
7.3 寻址方式 173
7.4 指令类型与功能 176
7.5 指令系统的设计 177
7.5.1 对指令系统的基本要求 177
7.5.2 指令格式的设计 178
7.6 指令系统的发展和改进 179
7.6.1 沿CISC方向发展和改进指令系统 179
7.6.2 沿RISC方向发展和改进指令系统 181
7.7 指令系统实例：MIPS的指令系统 183
习题7 188
第8章 中央处理器 190
8.1 CPU的功能和组成 190
8.1.1 CPU的功能 190
8.1.2 CPU的基本组成 190
8.1.3 指令执行的基本步骤 191
8.2 关于模型机 191
8.3 逻辑设计的约定和定时方法 192
8.3.1 逻辑设计的约定 192
8.3.2 定时方法 193
8.4 实现MIPS的一个基本方案 193
8.4.1 构建基本的数据通路 193
8.4.2 ALU控制器 197
8.4.3 单周期数据路径的控制器 199
8.5 多周期实现方案 201
8.5.1 为什么要采用多周期 201
8.5.2 指令分步执行过程（按周期分步） 202
8.6 控制器的设计 207
8.6.1 控制器的组成 207
8.6.2 控制方式与时序系统 209
8.6.3 模型机控制器的设计 210
8.7 流水线技术 213
8.7.1 流水线的基本概念 213
8.7.2 流水线的性能指标 218
8.7.3 一条经典的5段流水线 218
8.8 经典微处理器 220
8.8.1 Intel 80386/80486 220
8.8.2 Pentium微处理器 221
8.8.3 Alpha微处理器 223
习题8 225
第9章 微程序控制器 227
9.1 微程序控制的基本原理 227
9.2 微程序控制器的组成与工作过程 228
9.3 微程序设计技术 229
9.3.1 微指令的编码方法 229
9.3.2 微指令格式 231
9.3.3 微程序的顺序控制 233
9.3.4 微指令的执行方式 236
9.4 模型机的微程序控制器 237
9.4.1 模型机的微指令格式 237
9.4.2 构造微程序 240
习题9 242
第10章 运算方法与运算器 244
10.1 移位运算 244
10.2 定点数的加减法运算 247
10.2.1 补码加减法运算规则 247
10.2.2 补码加减法运算的硬件实现 247
10.2.3 溢出的判断 248
10.3 定点数的乘除法运算 249
10.3.1 原码一位乘法 250
10.3.2 补码一位乘法 252
10.3.3 阵列乘法器 254
10.3.4 原码一位除法 256
10.3.5 阵列除法器 262
10.4 定点运算器的构成 263
10.4.1 算术逻辑运算单元 263
10.4.2 寄存器组 264
10.4.3 运算器的基本结构 266
10.5 浮点运算 267
10.5.1 浮点加减法运算 267
10.5.2 浮点乘除法运算 270
习题10 270
第11章 存储器 272
11.1 存储子系统概述 272
11.1.1 三级存储层次 272
11.1.2 存储器的分类 273
11.2 主存储器 274
11.2.1 主存储器的组成 275
11.2.2 数据在存储器中的存放 276
11.2.3 主存的主要技术指标 277
11.3 随机存储器 278
11.3.1 静态随机存储器 278
11.3.2 动态随机存储器 279
11.3.3 RAM芯片 280
11.3.4 动态RAM的刷新 285
11.4 只读存储器和闪速存储器 286
11.4.1 只读存储器 286
11.4.2 闪速存储器 290
11.5 主存的设计 290
11.6 并行主存储器 293
11.6.1 单体多字存储器 293
11.6.2 多体交叉存储器 294
11.7 辅助存储器 297
11.7.1 磁表面存储器 297
11.7.2 磁盘存储器 299
11.7.3 光盘存储器 300
习题11 302
第12章 总线系统 304
12.1 总线概述 304
12.1.1 总线的基本概念 304
12.1.2 总线的分类 307
12.1.3 总线的连接方式 307
12.2 总线系统的工作原理 310
12.2.1 主设备／从设备 310
12.2.2 总线控制器 310
12.2.3 总线的工作过程 310
12.2.4 总线接口 311
12.3 仲裁、定时和数据传送 312
12.3.1 总线的仲裁 312
12.3.2 总线的定时 315
12.3.3 总线的数据传送方式 317
12.4 总线实例 318
12.4.1 总线的标准化 318
12.4.2 PCI总线 319
12.4.3 ISA总线 324
12.4.4 EISA总线 324
12.4.5 VESA总线（VL总线） 324
12.4.6 SCSI总线 325
12.4.7 USB总线 326
12.4.8 IEEE 1394总线 328
12.4.9 EIA RS-232-D总线 330
习题12 331
第13章 输入／输出系统 333
13.1 I/O系统概述 333
13.1.1 主机与外设之间的连接方式 333
13.1.2 I/O设备的编址方式 335
13.1.3 数据传送控制方式 336
13.2 I/O接口 337
13.3 程序查询方式 339
13.4 中断系统 339
13.4.1 中断概述 340
13.4.2 中断请求信号的建立、屏蔽与传送 341
13.4.3 中断源的识别与判优 343
13.4.4 中断响应与中断处理 348
13.4.5 多重中断与中断屏蔽 350
13.5 程序中断I/O控制方式 352
13.6 直接存储器访问DMA方式 353
13.6.1 DMA的基本概念 353
13.6.2 DMA的传送方式 354
13.6.3 DMA控制器的组成 355
13.6.4 DMA的数据传送过程 357
习题13 358
参考文献 360