学习情境1 微型计算机基础知识 1
1.1 微型计算机概述 1
1.1.1 微型计算机的发展 1
1.1.2 微型计算机的特点 3
1.1.3 微型计算机的应用领域 4
1.1.4 微型计算机的发展趋势 4
1.2 计算机中的数和编码系统 4
1.2.1 计算机中的进位计数制 4
1.2.2 计算机中对带符号数的表示 7
1.2.3 数据和字符编码 7
1.2.4 微机主要性能指标 9
习题一 10
学习情境2 微机组成 11
2.1 概述 11
2.1.1 硬件子系统 12
2.1.2 软件子系统 13
2.2 PC的硬件子系统 13
2.2.1 显示器 13
2.2.2 显示卡 15
2.2.3 打印机 17
2.2.4 键盘 18
2.2.5 鼠标 18
2.2.6 音箱 19
2.2.7 主机 19
2.2.8 微处理器 20
2.2.9 内存 21
2.2.10 硬盘 23
2.2.11 光驱 25
2.2.12 微机总线 25
2.3 PC的软件子系统 26
习题二 28
学习情境3 微型计算机系统的编程结构 29
3.1 微处理器的编程结构 29
3.1.1 8086 CPU的编程结构 29
3.1.2 8086 CPU的内部寄存器结构 30
3.2 8086的内存编址和I/O编址 34
3.2.1 8086的存储器编址 34
3.2.2 8086的I/O编址 35
3.3 8086系统中的堆栈 35
习题三 36
学习情境4 汇编语言 37
4.1 汇编语言概述 37
4.1.1 计算机指令 37
4.1.2 汇编语言指令 38
4.2 DEBUG调试程序的常用命令 38
4.2.1 DEBUG操作命令 38
4.2.2 DEBUG常用命令用法举例 39
4.2.3 8086指令的操作数的类型 40
4.3 8086 CPU指令中操作数的寻址方式 40
4.3.1 立即数寻址 40
4.3.2 直接寻址 41
4.3.3 寄存器寻址 41
4.3.4 寄存器间接寻址 42
4.3.5 寄存器相对寻址 42
4.3.6 基址变址寻址 42
4.3.7 相对基址变址寻址 42
4.4 8086 CPU指令系统 43
4.4.1 数据传送类指令 43
4.4.2 算术运算类指令 47
4.4.3 逻辑运算与移位类指令 50
4.4.4 串操作类指令 53
4.4.5 控制转移类指令 54
4.4.6 处理器控制指令 56
4.5 汇编语言程序的处理软件 57
4.5.1 汇编程序 57
4.5.2 连接程序 60
4.5.3 DOS环境执行可执行文件 60
4.6 汇编语言基础 61
4.6.1 汇编语言的语句格式 61
4.6.2 汇编语言的运算符 62
4.6.3 表达式 63
4.6.4 汇编语言程序汇编步骤 64
4.7 伪指令 64
4.7.1 数据定义伪指令 64
4.7.2 符号定义伪指令 64
4.7.3 段定义伪指令SEGMENT和ENDS 65
4.7.4 设定段寄存器伪指令ASSUME 65
4.7.5 定义过程的伪指令PROC和ENDP 66
4.7.6 宏指令 67
4.7.7 ORG伪指令 67
4.7.8 汇编结束伪指令END 68
4.7.9 PUBLIC和EXTRN伪指令 68
4.8 汇编语言程序设计 68
4.8.1 最常用的DOS系统功能调用的子功能 68
4.8.2 简单程序设计 70
4.8.3 用DEBUG检查可执行文件的功能错误 73
4.8.4 分支程序设计 75
4.8.5 循环程序设计 79
4.8.6 子程序设计 87
习题四 92
学习情境5 8086/8088 CPU的工作时序 94
5.1 时序的概念 94
5.1.1 指令周期、总线周期及时钟周期 94
5.1.2 8086/8088微机系统的主要操作 95
5.2 8086/8088 CPU的工作模式 95
5.2.1 8086/8088 CPU的两种工作模式 95
5.2.2 8086/8088 CPU的引脚信号和功能 96
5.3 8086在最小模式下的典型配置 101
5.4 8086在最大模式下的典型配置 103
5.5 典型的8086/8088 CPU时序分析 105
5.5.1 引言 105
5.5.2 最小模式下的典型时序 105
5.6 最大模式下的典型时序 109
5.6.1 最大模式下的总线读周期 109
5.6.2 最大模式下的总线写周期 110
5.6.3 最大模式下的I/O读／写周期 110
习题五 111
学习情境6 半导体存储器 112
6.1 存储器概述 112
6.1.1 存储器的性能 112
6.1.2 存储器的分类 112
6.2 半导体存储器的原理 113
6.2.1 SRAM的原理 113
6.2.2 DRAM的原理 114
6.2.3 PROM的原理 115
6.3 主存储器与CPU的连接 115
6.3.1 存储器与CPU连接因素 115
6.3.2 存储器的扩展 115
6.4 高速缓存 118
6.4.1 高速缓存的工作原理 118
6.4.2 高速缓存的基本结构 119
6.4.3 高速缓存与DRAM存取的一致性 120
6.5 存储器的应用 121
习题六 122
学习情境7输入／输出和中断系统 123
7.1 概述 123
7.1.1 输入和输出定义 123
7.1.2 外设及其性能特点 124
7.1.3 输入和输出的控制方式 124
7.2 中断的概念及处理过程 126
7.2.1 中断的概念 126
7.2.2 中断请求信号的产生 126
7.2.3 中断优先级 127
7.2.4 中断响应 128
7.2.5 中断服务子程序 129
7.3 8086中断系统 129
7.3.1 中断分类及中断类型码 129
7.3.2 中断向量和中断向量表 131
7.3.3 中断响应过程与时序 131
7.3.4 软件中断的特点 133
7.4 Intel 8259A中断控制器 134
7.4.1 8259A的性能概述 134
7.4.2 8259A的内部结构和工作原理 134
7.4.3 8259A的外部引脚 135
7.4.4 8259A的中断过程 137
7.4.5 8259A的工作方式 137
7.4.6 系统总线的连接方式 139
7.4.7 引入中断请求的方式 139
7.4.8 8259A的编程 140
7.4.9 8259A的级联 145
7.4.10 8259A的应用举例 146
习题七 148
学习情境8 可编程接口芯片及应用 149
8.1 可编程接口概述 149
8.2 8255A并行接口芯片 150
8.2.1 8255A的基本性能 150
8.2.2 8255A的内部结构 151
8.2.3 8255A的引脚功能 152
8.2.4 8255A的编程 152
8.2.5 8255A的编程与应用 156
8.3 8251A串行接口芯片 160
8.3.1 串行通信方式 160
8.3.2 8251A的基本性能 164
8.3.3 8251A的内部结构 165
8.3.4 8251A的引脚功能 167
8.3.5 8251A的控制字 168
8.3.6 8251A的编程与应用 171
8.4 8253定时／计数器芯片 174
8.4.1 8253的基本性能 174
8.4.2 8253的内部结构 175
8.4.3 8253的引脚功能 175
8.4.4 8253的工作方式 176
8.4.5 8253的编程 181
8.4.6 8253的应用举例 183
习题八 186
参考文献 188