第1章 逻辑电路与电路表示 1
1.1 数字电路与二值逻辑 1
1.2 基本逻辑电路与真值表 2
1.3 布尔代数运算符与公式 4
1.4 逻辑式和电路符号 6
1.5 正逻辑和负逻辑 10
1.6 竞争冒险及其对策 13
1.7 时序电路及各种触发器 14
1.8 时序电路的运用 17
1.9 同步电路和异步电路 21
第2章 电路设计方法的变化和HDL 23
2.1 设计流程及HDL 23
2.2 VHDL的发展历史和简介 26
2.3 VHDL框架和库 29
2.4 实体和结构体 31
2.5 简单的VHDL电路描述实例 34
第3章 VHDL基础 35
3.1 VHDL的基本规则 35
3.2 VHDL的保留字 37
3.3 信号线的声明及命名 38
3.4 常数及其意义 44
3.5 数据类型及其意义 45
3.6 可以使用的运算符及其意义 46
3.7 信号代入语句 48
3.8 组合电路的便利描述法 49
3.9 程序语句的描述法 52
3.10 变量的声明和代入 59
3.11 属性 60
第4章 VHDL对组合逻辑电路的描述 65
4.1 基本逻辑电路的描述法 65
4.2 三态输出的描述法 67
4.3 编码器的描述法 69
4.4 译码器的描述法 70
4.5 比较器的描述法 72
4.6 加法器的描述 75
4.7 减法器的描述法 76
4.8 ALU的描述法 77
4.9 桶形移位器的描述法 79
4.10 奇偶发生器和奇偶校验器的描述法 80
4.11 组合逻辑电路和测试工作台 83
第5章 VHDL对时序电路的描述 91
5.1 D触发器的描述法 91
5.2 二进制计数器的描述法 95
5.3 递增/递减计数器的描述法 97
5.4 同步十进制计数器的描述法 98
5.5 基于惯性延迟消抖 99
5.6 移位寄存器的描述法 103
附录A VHDL的内存描述方法 109
第6章 VHDL的分层设计 119
6.1 何谓VHDL分层设计 119
6.2 VHDL的分层设计方法 120
6.3 组件的描述法和使用法 124
6.4 子程序和函数的用法 125
6.5 procedure语句的简单用例 126
6.6 function语句的简单用例 129
6.7 程序包的做法和用法 131
6.8 generate语句的用法 135
第7章 VHDL的描述风格及效率 139
7.1 参数化设计基础 139
7.2 防止锁存的生成 145
第8章 FPGA封装 149
8.1 目标器件和LED显示器的式样 149
8.2 内部设计式样和VHDL源代码 151
8.3 从新建工程到源代码的输入 155
8.4 从逻辑合成到模拟实验 158
8.5 从外部端子的布局设计到保存到器件 163
附录B FPGA和CPLD的基础知识 169
参考文献 181