第一章 集成电路版图基础 1
1.1 集成电路制造工艺流程 1
1.2 CMOS集成电路的物理设计 3
1.2.1 NMOS／PMOS晶体管及其版图实现 4
1.2.2 串联晶体管的版图实现 5
1.2.3 并联晶体管的版图实现 5
1.2.4 反相器的版图实现 6
1.2.5 缓冲器的版图实现 7
1.2.6 二输入与非门和或非门的版图实现 7
1.3 常用模拟单元的版图实现 9
1.4 PAD单元 11
1.5 集成电路版图设计规则介绍 14
1.5.1 版图几何设计规则概述 14
1.5.2 版图几何设计规则定义 15
1.5.3 版图电学参数介绍 20
1.5.4 版图验证 22
第二章 集成电路设计方法与实现技术 23
2.1 集成电路设计方法及实现技术概述 23
2.2 全定制方法实现技术 24
2.3 半定制方法实现技术 25
2.3.1 基于门阵列的设计方法 25
2.3.2 基于标准单元的设计方法 25
2.4 可编程逻辑器件设计与实现技术 29
2.5 小结 30
第三章 集成电路设计EDA工具介绍——物理设计部分 31
3.1 数字系统集成电路版图自动布局布线工具——Astro 32
3.1.1 创建milkyway设计库 33
3.1.2 初始化版图布局 38
3.1.3 建立电源网络 41
3.1.4 标准单元自动摆放（布局） 47
3.1.5 时钟树综合 51
3.1.6 布线 55
3.1.7 版图验证及数据输出 67
3.2 Tanner S-Edit电路图编辑器操作指南 72
3.3 Tanner L-Edit版图编辑器操作指南 79
3.3.1 启动L-Edit程序的用户界面 80
3.3.2 绘制反相器版图 81
3.3.3 版图与电路原理图对照LVS 101
3.3.4 版图参数提取 103
3.3.5 生成GDSⅡ文件 104
3.4 Cadence全定制版图设计工具——Virtuoso Layout Editor介绍 105
3.4.1 启动Cadence EDA软件 106
3.4.2 绘制反相器版图 108
第四章 集成电路版图设计实验 116
实验一 集成电路版图的初步认识 116
实验二 绘制MOS管及反相器版图 118
实验三 逻辑门电路图和版图编辑与LVS一致性检查 120
实验四 简单数字电路版图设计及验证 121
实验五 集成电路版图的提取练习 123
实验六 数字系统集成电路版图设计（1）——数据准备 126
实验七 数字系统集成电路版图设计（2）——布局与时钟树综合 129
实验八 数字系统集成电路版图设计（3）——布线与验证 131
实验九 综合实验（选做） 132
附录一：EDA平台及Unix操作系统简介 133
附录二：一个MIPS处理器芯片的VHDL代码 139
参考文献 154