第1章 数字逻辑基础 2
1.1数字量与模拟量 2
1.2数制 4
1.2.1十进制（基数10） 4
1.2.2二进制（基数2） 5
1.2.3十-二进制转换 5
1.2.4八进制（基数8） 7
1.2.5八进制转换 7
1.2.6十六进制（基数16） 8
1.2.7十六进制转换 9
1.3码制 10
1.3.1二进制补码 10
1.3.2 BCD码 12
1.3.3 ASCII码 13
1.4数字信号与开关 14
1.4.1数字信号 14
1.4.2电路开关 14
1.4.3继电器开关 15
1.4.4二极管开关 17
1.4.5晶体管开关 18
1.4.6 TTL集成电路 20
1.4.7 CMOS集成电路 23
1.4.8开关电路的Proteus仿真 23
1.5小结 24
第2章 逻辑门 28
2.1基本逻辑门 28
2.1.1与门 28
2.1.2或门 29
2.1.3时序分析 31
2.1.4允许和禁止功能 32
2.1.5集成逻辑门的应用 33
2.1.6故障排查技术简介 33
2.1.7非门 37
2.2其他逻辑门 37
2.2.1与非门 37
2.2.2或非门 39
2.2.3异或门 40
2.2.4同或门 41
2.2.5奇偶发生器/校验器 43
2.3逻辑电路类型与工作特性 46
2.3.1 TT L电路 47
2.3.2 TTL电路电压与电流额定值 48
2.3.3 TTL电路的其他参数 53
2.3.4改进型TTL电路 58
2.3.5 CMOS电路 59
2.3.6发射极耦合逻辑电路 64
2.3.7逻辑电路比较 65
2.3.8逻辑电路连接 67
2.4小结 72
第3章 可编程器件与硬件描述语言基础 76
3.1 PLD的设计流程 76
3.2 PLD的结构 79
3.2.1 SPLD 79
3.2.2 CPLD 80
3.2.3 FPGA 81
3.2.4应用PLD实现基本逻辑电路设计 81
3.3 Verilog HDL基础 85
3.3.1标识符 86
3.3.2注释 86
3.3.3格式 86
3.3.4数字值集合 87
3.3.5数据类型 88
3.3.6寄存器类型 89
3.3.7运算符和表达式 90
3.3.8结构建模 96
3.3.9数据流建模 101
3.3.10行为建模 103
3.4小结 107
第4章 布尔代数与化简 110
4.1组合逻辑 110
4.2布尔代数定律和运算规则 112
4.2.1布尔代数定律 112
4.2.2布尔代数运算规则 113
4.2.3应用布尔代数进行组合逻辑化简 117
4.3德·摩根定理与应用 120
4.3.1德·摩根定理 120
4.3.2圆圈变换法 125
4.3.3与非门和或非门的通用性 126
4.3.4利用与-或-非门实现乘积和表达式 131
4.4卡诺图 133
4.5 CPLD设计应用 140
4.6小结 143
第5章 组合逻辑电路 146
5.1算术运算与电路 146
5.1.1二进制运算 146
5.1.2二进制补码运算 151
5.1.3 BCD码运算 152
5.1.4算术运算电路 153
5.1.5二进制补码加法器/减法器电路 158
5.1.6 BCD码加法电路 159
5.1.7 BCD码加法器仿真 161
5.1.8算术/逻辑单元 161
5.2比较器 163
5.3译码器 165
5.3.1三位二-八进制译码器 166
5.3.2八进制译码器IC 168
5.3.3八进制译码器仿真 171
5.3.4 BCD码译码器IC 172
5.3.5十六进制译码器IC 172
5.4编码器 175
5.4.1十进制-BCD码编码器 176
5.4.2 BCD码编码器仿真 177
5.4.3八进制-二进制编码器 178
5.5代码转换器 180
5.5.1 BCD码与二进制码之间的转换 180
5.5.2应用74148将BCD码转换为二进制码 181
5.5.3 BCD码-7段码转换器 184
5.5.4格雷码 187
5.5.5格雷码转换 187
5.6多路转换器 188
5.6.1 8线多路转换器74151 190
5.6.2 74151多路转换器仿真 191
5.6.3由多路转换器实现的组合逻辑功能 193
5.7多路分配器 194
5.8组合逻辑电路的Verilog建模 197
5.9 C PLD设计应用 199
5.10小结 202
第6章 锁存器与触发器 204
6.1锁存器 204
6.1.1基本RS锁存器 204
6.1.2门控RS锁存器 207
6.1.3门控D锁存器 208
6.1.4集成D锁存器 209
6.2触发器 210
6.2.1 JK触发器 210
6.2.2 T触发器 214
6.2.3 D触发器 216
6.2.4 D触发器功能转换 220
6.3锁存器与触发器的Verilog建模 222
6.4小结 224
第7章 时序逻辑电路 228
7.1概述 228
7.1.1时序逻辑电路的模型 228
7.1.2时序逻辑电路的分类 228
7.1.3时序逻辑电路的表达 229
7.1.4时序逻辑电路的分析 229
7.2寄存器和移位寄存器 232
7.2.1 8位寄存器 232
7.2.2移位寄存器基础 232
7.2.3集成移位寄存器 238
7.2.4移位寄存器系统设计应用 246
7.2.5用移位寄存器驱动步进电机 250
7.2.6三态缓冲器与收发器 255
7.3计数器 258
7.3.1纹波计数器 258
7.3.2 N分频纹波计数器设计 263
7.3.3集成纹波计数器 270
7.3.4同步计数器 280
7.3.5集成同步加/减计数器 283
7.3.6环形移位计数器和Johnson移位计数器 293
7.4时序逻辑电路的Verilog HDL建模 295
7.4.1移位寄存器的Verilog建模 295
7.4.2计数器的Verilog建模 296
7.5 CPLD设计应用 296
7.6小结 299
第8章 存储器 302
8.1存储器的概念 302
8.2静态RAM 305
8.3动态RAM 311
8.3.1读周期时序图 313
8.3.2写周期时序图 313
8.3.3刷新周期时序图 313
8.3.4动态RAM控制器 314
8.4只读存储器 316
8.4.1掩模ROM 317
8.4.2熔丝PROM 317
8.4.3 EPROM、EEPROM和快闪存储器 318
8.5存储器的扩展与地址译码 323
8.6磁存储器和光存储器 327
8.6.1磁存储器：软盘和硬盘 328
8.6.2光存储器：CD、CD-R、CD-RW和DVD 330
8.7小结 331
第9章 脉冲波形的产生与整形 334
9.1施密特触发器 334
9.2单稳态触发器 338
9.2.1电容充放电速率 338
9.2.2单稳态多谐振荡器 341
9.2.3集成单稳态多谐振荡器 343
9.2.4可重复触发单稳态多谐振荡器 346
9.3多谐振荡器 349
9.4晶体振荡器 351
9.5 555定时器及其应用 352
9.5.1 555定时器的非稳态运行 352
9.5.2 555非稳态多谐振荡器仿真 356
9.5.3 555定时器的单稳态运行 358
9.6小结 359
第10章 数模转换与模数转换 362
10.1预备知识 362
10.1.1数字量和模拟量表示 362
10.1.2运算放大器基础 363
10.2数模转换器 364
10.2.1二进制权D/A转换器 364
10.2.2 R/2R梯形D/A转换器 365
10.2.3集成D/A转换器电路 367
10.2.4集成数据转换器电路说明 370
10.3模数转换器 371
10.3.1并行编码A/D转换器 371
10.3.2计数器斜坡A/D转换器 372
10.3.3逐次近似A/D转换 373
10.3.4集成A/D转换器电路 376
10.4数据获取系统应用 380
10.4.1模拟多路开关（AM3705） 381
10.4.2采样保持电路（LF198） 382
10.4.3增益可编程测量放大器（LH0084） 382
10.4.4模数转换器（ADC0804） 383
10.5传感器和信号调节 383
10.5.1热敏电阻 383
10.5.2线性集成温度传感器电路 384
10.5.3应变测量仪 386
10.6小结 387
第11章 数字电路设计的考虑因素 390
11.1组合逻辑电路的竞争-冒险现象 390
11.2触发器时间参数 392
11.3自动复位 406
11.4开关去抖动 407
11.5上拉电阻阻值的确定 410
11.6实际输入输出信号考虑 411
11.6.1 5V电源 411
11.6.2 50Hz时钟 411
11.6.3发光二极管驱动 412
11.6.4自锁警报系统的光电晶体管输入端 413
11.6.5利用光耦合器进行电平移位 414
11.6.6带光电断续开关的事件计数 414
11.6.7功率MOSFET在继电器和交流电机驱动中的应用 416
11.6.8利用模拟比较器进行电平检测 417
11.6.9使用霍尔效应开关作为数字电路输入 417
11.6.10 CPLD或FPGA的多路I/O连接 419
11.7小结 420