第1章 数制和编码 1
1.1 进位计数制 1
1.1.1 十进制计数制 1
1.1.2 二进制计数制 2
1.1.3 八进制计数制 3
1.1.4 十六进制计数制 4
1.2 数制转换 4
1.2.1 多项式替代法 4
1.2.2 基数乘除法 5
1.3 带符号数的代码表示 6
1.3.1 机器数与真值 6
1.3.2 原码 6
1.3.3 反码 7
1.3.4 补码 8
1.3.5 二进制整数的代码表示 8
1.3.6 带符号二进制数的加、减运算 9
1.4 常用十进制数的二进制编码 9
1.4.1 8421码 9
1.4.2 2421码 10
1.4.3 余3码 10
1.5 可靠性编码 11
1.5.1 格雷（Gray）码 11
1.5.2 奇偶校验码 12
1.6 字符代码 12
习题 14
第2章 逻辑函数及其化简 15
2.1 三种最基本的逻辑运算 15
2.1.1 与逻辑运算 15
2.1.2 或逻辑运算 15
2.1.3 非逻辑运算 16
2.2 逻辑代数的基本定律及规则 16
2.2.1 逻辑函数间的相等 16
2.2.2 逻辑代数的基本定律 16
2.2.3 逻辑代数的三项规则 17
2.2.4 逻辑代数的常用公式 18
2.2.5 复合门逻辑 19
2.3 逻辑表达式的标准式 20
2.3.1 逻辑函数的与或式和或与式 20
2.3.2 最小项与最大项表达式 21
2.4 逻辑函数的化简 24
2.4.1 代数化简法 24
2.4.2 卡诺图化简法 25
2.5 函数化简中的两个实际问题 30
2.5.1 不（非）完全定义的逻辑函数的化简 30
2.5.2 具有多个输出的逻辑函数的化简 30
2.5.3 任意编码卡诺图的化简 32
2.6 列表化简化（Q-M法） 32
2.6.1 完全定义的逻辑函数的Q-M化简法 33
2.6.2 不完全定义的逻辑函数的Q-M化简法 35
2.6.3 多输出逻辑网络的Q-M法化简法 35
习题 37
第3章 基本逻辑门电路 40
3.1 TTL与非门电路 40
3.1.1 电路结构及工作原理 40
3.1.2 电气特性 41
3.1.3 TTL与非门的主要参数及其测试 43
3.1.4 TTL与非门电路改进形式 45
3.2 TTL系列其他类型门电路 47
3.2.1 与或非门 47
3.2.2 异或门 47
3.2.3 集电极开路与非门（OC门） 47
3.2.4 三态门电路 48
3.2.5 其他双极型门电路 49
3.3 MOS门电路 50
3.3.1 CMOS反相器 50
3.3.2 CMOS与非门 50
习题 51
第4章 组合逻辑电路 54
4.1 组合逻辑电路的分析与设计 54
4.1.1 组合逻辑电路的分析方法 54
4.1.2 组合逻辑电路分析举例 54
4.1.3 组合电路的传统设计方法 57
4.1.4 组合逻辑电路设计中的几个实际问题 59
4.1.5 逻辑电路中门电路的等效变换 60
4.2 常见的组合逻辑电路 61
4.2.1 全加器 62
4.2.2 比较器 62
4.2.3 译码器 63
4.2.4 数据（多路）分配器 65
4.2.5 数据（多路）选择器 65
4.2.6 编码器 66
4.2.7 奇偶校验器 67
4.3 组合电路中的险象 68
习题 71
第5章 同步时序逻辑电路 74
5.1 基本概念 74
5.1.1 时序逻辑和时序机、状态机 74
5.1.2 时序逻辑电路 74
5.1.3 时序逻辑电路分类 75
5.1.4 时序逻辑电路的特点 75
5.1.5 同步时序逻辑电路的逻辑工具 75
5.2 同步时序逻辑电路的存储器件——触发器 77
5.2.1 触发器概述 77
5.2.2 四大功能触发器 78
5.2.3 触发器结构 81
5.2.4 电位和边沿触发方式 83
5.2.5 触发器之间的转换 84
5.3 同步时序逻辑电路分析 84
5.3.1 同步时序逻辑电路分析步骤 84
5.3.2 举例 85
5.4 典型同步时序逻辑电路设计 88
5.4.1 寄存器 88
5.4.2 移位寄存器及移位式计数器 89
5.4.3 计数器 93
5.4.5 任意进制、任意编码、大模数计数器 96
5.5 一般时序逻辑电路设计 99
5.5.1 建立原始状态图、状态表 99
5.5.2 状态化简 103
5.5.3 状态分配 108
5.5.4 综合举例 111
习题 118
第6章 异步时序逻辑电路 123
6.1 异步时序逻辑电路的基本假设和逻辑工具 123
6.1.1 基本概念 123
6.1.2 状态流程表 124
6.1.3 分析和设计异步时序逻辑电路的三点规定 125
6.2 脉冲异步时序逻辑电路 127
6.2.1 脉冲异步时序逻辑电路的分析 127
6.2.2 脉冲异步时序逻辑电路的设计 130
6.3 电平异步时序逻辑电路 136
6.3.1 电平异步时序逻辑电路的分析方法 136
6.3.2 电平异步时序逻辑电路的设计方法 139
6.4 异步时序逻辑电路的状态分配和竞争冒险现象 146
6.4.1 电平异步时序逻辑电路的竞争冒险 146
6.4.2 电平异步时序逻辑电路的状态分配 147
6.4.3 异步时序逻辑电路的其他冒险及处理方法 150
6.5 异步时序逻辑电路设计举例 152
习题 156
第7章 逻辑功能部件的应用 160
7.1 集成编码器的结构、扩展及代码转换 160
7.1.1 普通编码器 160
7.1.2 优先权编码器 161
7.1.3 编码器的扩展 162
7.1.4 代码转换 163
7.2 集成译码器的产品及应用 163
7.2.1 译码器的结构特点及产品 163
7.2.2 译码器的应用 166
7.2.3 译码器的开关参数及测试 169
7.3 数据选择器和数据分配器 170
7.3.1 数据选择器产品 170
7.3.2 数据选择器的应用 173
7.3.3 数据选择器的开关参数 178
7.3.4 数据分配器 178
7.4 数字比较器 179
7.4.1 数字比较器产品结构 179
7.4.2 多位比较器 181
7.5 加法器/算术逻辑单元（ALU） 183
7.5.1 典型产品和结构原理 183
7.5.2 ALU的用法及扩展 189
7.6 集成寄存器和锁存器 191
7.6.1 寄存器及其应用 191
7.6.2 寄存器堆 195
7.6.3 锁存器 196
7.7 74LS194移位寄存器及其应用 197
7.7.1 结构原理简介 197
7.7.2 应用 198
7.8 74LS160～163计数器及其应用 202
7.8.1 结构原理简介 203
7.8.2 计数器的扩展及应用 206
7.9 逻辑功能部件的测试 212
7.9.1 组合逻辑功能部件的测试 212
7.9.2 时序逻辑功能部件的测试 213
7.10 应用举例 214
7.10.1 累加器 214
7.10.2 监视器 215
7.10.3 时序控制器 215
7.10.4 数字电压表 218
习题 219
第8章 可编程逻辑器件的原理和逻辑设计 222
8.1 PLD原理 222
8.1.1 PLD的结构特点及表达试 222
8.1.2 可编程只读存储器（PROM）原理 223
8.1.3 可编程逻辑阵列（PLA） 228
8.1.4 可编程阵列逻辑（PAL） 230
8.1.5 通用阵列逻辑（GAL）的特点及输出逻辑宏单元（OLMC） 233
8.1.6 其他PLD 237
8.2 PLD的应用 241
8.2.1 PROM的扩展 241
8.2.2 PLA的扩展 243
8.2.3 PAL和GAL的扩展 244
8.2.4 用PROM实现逻辑函数及其他应用 244
8.2.5 用PLA进行逻辑设计 253
8.2.6 PAL逻辑设计 260
习题 262
附录A 常用逻辑图形符号对照表 263
附录B 部分MSI集成电路产品型号 264
附录C PAL16L8逻辑图及管脚分配 266
附录D GAL器件有关资料 267
参考文献 273