计算机硬件技术基础PDF电子书下载

第一章 微型计算机系统概论 1

1.1 微型计算机发展 1

1.2 微型计算机硬件结构 2

1.3 计算机数的表示 4

1.3.1 这符二进制编码 5

1.3.2 数值的表示 7

1.4 寄存器 10

1.4.1 通用寄存器 10

1.4.2 指令指针寄存器EIP 10

1.4.3 标志寄存器 11

1.4.4 段寄存器 13

1.4.5 堆栈 14

1.5 运算器 15

1.6 控制器 16

1.6.1 基本功能 16

1.6.2 控制器的组成 17

1.7.1 存储器性能指标 19

1.7 存储器 19

1.7.2 半导体存储器 20

1.7.3 磁记录存储器 21

1.7.4 光盘存储器 23

1.8 I/O设备 24

1.8.1 输入设备 24

1.8.2 输出设备 25

1.9 微型机主要性能指标 27

习题 28

第二章 Pentium系统原理 29

2.1 RISC 29

2.2 寄存器 30

2.2.1 通用寄存器 31

2.2.2 段寄存器 31

2.2.3 堆栈的实现 33

2.2.4 标志寄存器 34

2.2.5 指令指针寄存器 35

2.2.6 存储管理寄存器 35

2.2.7 控制寄存器 37

2.3 CPU 40

2.3.1 整数流水线 41

2.3.2 浮点流水线 44

2.3.3 Cache 44

2.3.4 新型体系结构 45

2.4 寻址方式 46

2.4.1 立即操作数寻址 47

2.4.2 寄存器操作数寻址 47

2.4.3 存储器操作数寻址 47

2.5 数据类型 48

2.6 流水线指令流及分支预测 51

2.6.1 流水线操作 51

2.6.2 指令预取 53

2.6.3 指令配对规则 54

习题 55

3.1 综述 56

3.1.1 存储器系统 56

第三章 存储管理 56

3.1.2 存储器结构 59

3.2 分段存储管理 59

3.2.1 平台管理方式 60

3.2.2 保护方式下的平台方式 61

3.3.3 多段存储管理方式 61

3.3 段的转换 64

3.3.1 段寄存器 66

3.3.2 段选择符 67

3.3.3 段描述符 68

3.3.4 段描述符表 73

3.3.5 描述符表基址寄存器 74

3.4 分页存储管理 75

3.5 页转换 78

3.5.1 允许分页位 79

3.5.2 线性地址 79

3.5.3 页表 80

3.5.4 页表项 80

3.5.5 转换旁视缓存储器TLB 83

3.6 页级保护 85

3.7 保护方式下的多任务处理 86

习题 86

第四章 高速缓冲存储器Cache 88

4.1 Cache存储器 88

4.1.1 什么是Cache 88

4.1.2 Pentium片内Cache 89

4.2 Cache配置方案 90

4.2.1 Cache大小规模和性能 94

4.2.2 缔合方式和性能 96

4.2.3 实际Cache 99

4.3.1 片内指令Cache和数据Cache 99

4.4 Cache操作方式 101

4.4.1 数据Cache 102

4.4.2 数据Cache更新方案 103

4.4.3 指令Cache 103

4.4.4 Cache读写操作 104

4.4.5 数据Cache路径 105

4.4.7 Cache与贯穿 108

4.4.6 Cache替换算法与规则 108

4.4.8 Cache写回 109

4.4.9 Cache刷新 109

4.5 监视 110

4.5.1 监视的任务 110

4.5.2 监视方法 111

4.5.3 监视方式选择 112

4.5.4 监视操作 113

4.5.6 监视写回周期 114

4.5.5 监视拦阻 114

4.6 一致性协议 115

4.6.1 MESI Cache一致性协议模型 115

4.6.2 指令Cache一致性协议 116

4.6.3 基本MESI状态转换 116

习题 118

第五章 浮点部件 119

5.1 综述 119

5.2.1 数值寄存器 121

5.2 浮点部件体系结构 121

5.2.2 状态字寄存器 123

5.2.3 控制子寄存器 126

5.2.4 标记字寄存器 127

5.2.5 最后的指令和数据指针 128

5.2.6 数值指令和数据指针 128

5.3 浮点流水线操作 130

5.3.1 浮点指令的流动 131

5.3.2 安人指令的识别 132

5.3.3 旁路BYPASSES 133

5.4 计算基础 134

5.4.1 数字系统 134

5.4.2 数据类型和格式 135

5.4.3 舍入控制 139

5.4.4 精度控制 140

5.5 浮点指令 140

5.5.1 源和目录标操作数 140

5.5.3 非超越函数类指令 141

5.5.2 数据传送类指令 141

5.5.4 比较类指令 143

5.5.5 超越函类指令 144

5.5.6 常数指令 145

5.5.7 控制指令 146

5.6 浮点部件部令 147

习题 149

第六章 总线 149

6.1.1 概念 151

6.1 总线的概念 151

6.1.2 总线标准的四个特性 152

6.1.3 总线分类 153

6.1.4 总线操作 153

6.1.5 总线配置结构 156

6.2 数据传送机制 158

6.2.1 实际存储器和I/O接口 158

6.2.2 数据传送机制 160

6.2.3 与8位、16位、32位以及64位存储器的接口 160

6.3 总线周期 163

6.3.1 单传送周期 164

6.3.2 成组周期 165

6.3.3 中断确认周期 167

6.3.4 专用总线周期 167

6.4 总线状态 168

6.4.1 总线状态 168

6.4.2 总线状态转换 170

6.5 EIS总线 171

6.5.1 EISA技术术语 171

6.5.2 EISA系统 171

6.5.5 EISA总线插槽 173

6.5.3 高性能特征 173

6.5.4 EISA适配器 173

6.6 VESA总线 174

6.6.1 高速图形适配器 174

6.6.2 总线频率和数据传送速率 175

6.6.3 DMA和中断 176

6.6.4 VESA适配器 176

6.6.5 VESA总线插槽 176

6.7 PCI总线 177

6.7.1 PCI局部总线的特征 178

6.7.3 PCI接插件 179

9.4.2 A/D转换器的基本原理 179

6.7.2 即插即用(Plug and Play) 179

6.7.4 PCI性能 181

6.7.5 PCI前景 181

6.7.6 PCI总线操作 182

6.7.7 总线命令 183

6.7.8 DMA和中断 184

6.7.9 PCI适配器 184

6.7.10 PCI总线信号 184

习题 186

第七章 中断 187

7.1 中断的概念 187

7.1.1 概念 187

7.1.2 中断系统 188

7.2 异常与中断 189

7.2.1 中断源分类 189

7.2.2 中断控制器 190

7.2.3 异常和中断向量 191

7.2.4 指令的重新启动 191

7.3 允许及禁止中断 192

7.3.1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽 192

7.3.2 IF屏蔽INTR 192

7.3.3 RF对调试故障的屏蔽 193

7.4 中断描述符表 193

7.4.1 异常和中断同时存在时的优先级 193

7.4.2 中断描述符表IDT 194

7.4.3 中断描述符表内描述符 195

7.5 中断任务和中断过程 196

7.5.2 中断任务 199

7.6 错误代码 200

7.7 异常条件 200

7.7.4 中断4——溢出 201

7.7.2 中断1——调试异常 201

7.7.3 中断3——断点 201

7.7.1 中断0——除法错 201

7.7.5 中断5——边界检查 202

7.7.6 中断6——无效操作码 202

7.7.7 中断7——设备不可用 202

7.7.8 中断8——双故障 202

7.7.9 中断9(由Intel保留，未使用) 204

7.7.10 中断10——无效任务状态段 204

7.7.11 中断11——段不存在 205

7.7.12 中断12——堆栈异常 205

7.7.13 中断13——一般保护 206

7.7.14 中断14——页故障 207

7.7.15 中断16——浮点错 209

7.7.16 中断17——对准检查 211

7.8 异常和和错误小结 212

习题 213

8.1.1 CRT显示系统 214

第八章 人机接口 214

8.1 显示接口 214

8.1.2 LCD显示其接口 225

8.2 输入接口 230

8.2.1 键盘接口 230

8.2.2 鼠标接口 232

8.2.3 并行打印机接口 234

8.2.4 串行通信接口 236

8.2.5 其他多媒体输入接口 244

8.3.1 软盘接口 247

8.3 存储器接口 247

8.3.2 硬磁盘机及其接口 249

8.3.3 光盘接口 254

8.4 外围接口芯片 260

8.4.1 可编程并行接口芯片8255A 260

8.4.2 可编程定时/计数芯片8253 262

8.4.3 可编程串行通信接口芯片8250 263

8.4.4 中断控制器8259A 264

8.4.5 DMA控制吕器8237 265

8.4.6 多功能接口芯片82380 268

习题*270第九章 模/数及数/模转换 271

9.1 概述 271

9.2 D/A转换 272

9.2.1 D/A转换器的基本原理 272

9.2.2 权电阻解码网络D/A转换器 273

9.2.3 T型电阻解码网络D/A转换器 274

9.3 D/A转换器的主要技术指标 276

9.3.1 分辨率 276

9.3.2 线性度 277

9.3.3 转换精度 277

9.3.4 建立时间 277

9.3.5 温度系数 277

9.3.6 电源抑制比 277

9.3.7 输出电平 277

9.4.1 采样保持器 278

9.4 A/D转换器 278

9.3.9 输入数字电平 278

9.3.8 输入代码 278

9.3.10 工作温度范围 278

9.5 A/D转换器的主要技术指标 282

9.5.1 分辨率 282

9.5.2 量化误差 282

9.5.3 偏移误差 282

9.5.4 满刻度误差 282

9.5.7 转换速率 283

9.6 D/A芯片介绍 283

9.5.5 绝对精度 283

9.5.6 相对精度 283

9.7 A/D芯片介绍 288

习题 291

第十章 汇编语言程序设计 293

10.1 汇编语言基础 293

10.1.1 汇编语言概述 293

10.1.2 指令格式 294

10.1.3 语句格式 296

10.2 汇编语言程序结构 302

10.2.1 源程序结构 302

10.2.2 伪操作语句 304

10.2.3 宏操作 320

10.2.4 过程 323

10.2.5 宏操作和过程的比较 326

10.3 汇编程序设计 327

10.3.1 顺序结构程序设计 327

10.3.2 分支程序设计 328

10.3.3 循环程序设计 329

10.3.4 子程序 331

10.3.5 中断 334

10.3.6 发声程序 336

10.4 与高级语言接口 337

10.4.1 与BASIC的接口 338

10.4.2 与C语言的接口 339

10.4.3 与FORTRAN接口 341

10.4.4 与PASCAL的接口 343

习题 344