可测性设计技术PDF电子书下载

前言页 1

第一章 可测性设计基础 1

1.1 可测性的测度 2

1.1.1 基本定义 3

1.1.2 标准单元的可测性分析 5

1.1.3 可控性和可观测性的计算 9

1.2 可测性设计方法 10

1.2.1 可测性的改善设计 11

1.2.2 结构可测性设计 14

1.2.3 其它可测性设计简介 21

1.3 组合电路的异或门串联结构 23

1.3.1 Reed.Muller 展开式 23

1.3.2 异或门串联电路结构测试分析 26

1.4 内测试设计 28

1.4.1 多位线性反馈移位寄存器 29

1.4.2 伪随机数发生器 32

1.4.3 特征分析器 34

1.4.4 特征分析器的故障侦出率 38

1.4.5 内测试电路设计 42

第二章 边缘扫描测试的基本概念 46

2.1 问题的提出 46

2.2 传统PCB电路板测试的困难 48

2.3 边缘扫描测试的基本原理 50

第三章 边缘扫描测试标准 54

2.3.1 测试控制逻辑 56

2.3.2 边缘扫描电路的举例 60

2.3.3 边缘扫描测试通路的结构原理 62

3.1 边缘扫描测试的结构 64

3.2 测试存取通道 66

3.3 TAP控制器 66

3.4 指令寄存器 77

3.5 测试数据寄存器 80

3.5.1 旁路寄存器 81

3.5.2 边缘扫描寄存器 83

3.5.3 边缘扫描单元 83

3.5.4 系统管脚相关单元 85

3.5.5 器件标志寄存器 88

3.6 指令 90

3.5.6 专门设计的数据寄存器 90

3.6.1 公用和专用指令 91

3.6.2 旁路指令 91

3.6.3 采样/预装指令 92

3.6.4 外部测试指令 95

3.6.5 内部测试指令 95

3.6.6. 运行内建自测试指令 98

3.6.7 组件指令 99

3.6.8 器件标志代码指令 99

3.6.9 用户代码指令 99

3.7 文本要求 100

3.6.10 高阻态指令 100

第四章 硬件测试的新方法 102

4.1 板级测试 102

4.1.1 即时采样 102

4.1.2 边缘扫描主控器 105

4.1.3 存储器板测试 108

4.2 系统级测试 111

4.2.1 具有BST的嵌入式通过/不通过测试 112

4.2.2 系统底板测试总线 113

4.3 芯片设计 120

4.3.1 单晶片集成的边缘扫描测试 120

4.3.2 用多芯片组件设计的边缘扫描测试 122

4.3.3 用MOS设计的边缘扫描测试 124

4.3.4 数字总线监视器 127

4.3.5 可调整的扫描通路长度 132

4.3.6 通路延迟测量 134

第五章 BST设计语言 139

5.1 BSDL描述 139

5.1.1 整体部分 140

5.1.2 组件描述 148

5.1.3 组件体 149

5.1.4 BSDL的其它功能 150

5.2 BSDL设计举例 152

5.2.1 设计方法 152

5.2.2 电路 153

5.3 边缘扫描寄存器的编辑器 158

5.3.1 工艺库 159

5.3.2 编辑器的输入与输出文件 160

5.3.3 测试结果 162

5.4 测试规范语言 163

5.4.1 测试接口层 163

5.4.2 通用格式的测试向量 168

5.4.3 串行向量格式 175

第六章 电路板测试 177

6.1 BST链的完备性测试 177

6.1.1 功能测试 177

6.1.2 测试步骤 181

6.2 电路板的故障 186

6.2.1 互连结构 187

6.2.2 开路故障 188

6.2.3 短路故障 190

6.2.4 多故障 193

6.2.5 故障模型 194

6.3 测试算法 194

6.3.1 二进制计数测试序列 195

6.3.2 最小权序列 198

6.3.3 走步“1”序列 199

6.3.4 单对角线序列 200

6.3.5 最大独立集 201

6.3.6 顺序独立测试序列 202

6.4 诊断 203

6.4.1 两结点短路 203

6.4.2 多结点短路 204

6.4.3 误判测试结果 206

6.4.4 混淆测试结果 206

6.4.5 单步和多步测试 207

6.4.6 自适应测试算法 207

6.4.7 应用最大独立集的算法 208

6.4.8 结点的组合故障 209

6.5 逻辑组件测试 211

6.5.1 对故障检测的影响 214

6.5.2 存储器组件的互连测试 216

6.5.3 随机存储器（RAM） 217

6.5.4 只读存储器（ROM） 220

6.5.5 存储器组件 221

6.6 边缘扫描测试流程的结构 221

第七章 边缘扫描测试技术的应用 229

7.1 应用概况 229

7.2 应用基础 232

7.2.1 基本结构 232

7.2.2 工作方式 236

7.2.3 边缘扫描单元的级连 238

7.2.4 应用举例 239

7.3 应用边缘扫描测试的策略 241

7.3.1 边缘扫描描述语言的验证 242

7.3.2 边缘扫描描述器件和电路的验证 243

7.3.3 自动测试图形的生成 243

7.3.4 利用实体存取进行测试 244

7.3.5 测试边缘扫描电路 245

7.3.6 测试非扫描器件 246

7.3.7 内部测试 247

7.3.8 诊断 248

7.3.9 使用边缘扫描测试的方法 248

7.4 边缘扫描测试的实际应用 251

7.4.1 设计认证工具 253

7.4.2 测试图形的生成 254

7.4.3 数据要求 255

7.4.4 测试的实现 256

7.5 边缘扫描测试选件 258

7.5.1 边缘扫描选件 260

7.5.2 智能边缘扫描反汇编软件 261

7.6 用BST进行电路板级编程 262

7.6.1 概述 262

7.6.2 器件级编程 262

7.6.3 电路板级编程 263

7.6.4 并行及串行电路板接口 264

7.6.5 串行接口 265

7.6.6 边缘扫描的串行方法 267

7.6.7 用IEEE II 19.1编程 268

7.6.8 未来的发展 269

7.6.9 结论 270

第八章 管理措施 271

8.1 标准的形成 271

8.2 管理部门的作用 275

8.2.1 引进并行工程 275

8.2.2 强制实行可测性设计 279

8.2.3 可靠性检查 280

8.2.4 重视质量 282

8.3.1 缩短产品的上市时间 285

8.3 边缘扫描测试技术的优点 285

8.3.2 降低投资 287

8.3.3 IC费用的考虑 288

8.3.4 PCB板费用的考虑 289

8.4 总结 292

附录 293

1. 边缘扫描寄存器 293

1.1 在二态输出管脚上的单元 294

1.2 在三态输出管脚上的单元 295

1.3 在双向管脚上的单元 295

1.4 在系统时钟输入管脚上的单元 295

1.5 在系统输入管脚上的单元 296

3.1 边缘扫描寄存器 297

2. 器件标志寄存器 297

3. 文件要求 297

3.2 器件标志寄存器 298

3.3 指令寄存器 298

3.4 指令 298

3.5 性能 299

3.6 自测试操作 299

3.7 测试数据寄存器 299

3.8 定时规定 300

4. 指令寄存器 300

5.1 BYPASS（旁路）指令 301

5.2 组件指令 301

5. 指令 301

5.3 外测试指令 302

5.4 高阻指令 303

5.5 标志码指令 303

5.6 内测试指令 303

5.7 运行自测试指令 304

5.8 公用指令 305

5.9 采样/预装入指令 305

5.10 使用代码指令 306

6. TAP控制器 306

7. 测试数据寄存器 307

参考文献 309