现代处理器的核心技术与基本结构PDF电子书下载

第一章　引论 1

1.1　历史回顾 1

1.1.1　通用电子计算机的起源 1

1.1.2　计算机产业的形成 3

1.1.3　计算机系统——软、硬件的融合与权衡 5

1.1.4　计算机普及、高级语言机器的尝试 8

1.1.5　计算机设计的工程化 10

1.2　计算机设计人员的任务 12

1.2.1　功能需求分析 12

1.2.2　软件和硬件的权衡 14

1.2.3　注意机器的生命力 16

1.3　性能和价格 17

1.3.1　CPU性能 19

1.3.2　成本 21

1.4　计算机设计中的若干原则 22

1.4.1　大概率事件原则 23

1.4.2　Amdahl定律 23

1.4.3　引用的局部性 25

1.5　评论 26

第二章　RISC技术 28

2.1　概述 28

2.1.1　RISC的基本原则和特点 30

2.1.2　RISC的优势 32

2.2　指令系统的设计原理与分析 34

2.2.1　指令的分类 34

2.2.2　存储器寻址方式 37

2.2.3　指令系统中的操作类型 41

2.2.4　高级语言和编译的作用 42

2.3.1　指令执行的一般过程 43

2.3　处理器的基本实现技术 43

2.3.2　硬连线控制 45

2.3.3　中断处理的概念 46

2.4　寄存器技术 47

2.4.1　寄存器 48

2.4.2　寄存器窗口 51

2.4.3　寄存器的其它一些问题 53

2.5　评论 56

第三章　超级标量技术 58

3.1　基本概念 58

3.2 IBM的POWER体系结构 60

3.2.1　转移处理器 62

3.2.2　定点处理器 70

3.2.3　浮点处理器 71

3.3.1　多功能部件并行 72

3.3　多功能部件并行和指令动态调度策略 72

3.3.2　动态分析、调度的基本问题 73

3.4　评论 78

第四章　超长指令字结构 80

4.1　基本概念 80

4.2　循环展开与过程嵌入 82

4.3　软件流水 84

4.4　路径调度技术 88

4.5　评论 91

第五章　超级流水线技术 94

5.1　基本概念 94

5.2　实际机器分析 97

5.2.1　MIPS R/4000——超级流水线处理器 97

5.2.2　DEC Alpha结构——超级流水线和超级标量技术的结合 106

5.3　评论 109

6.1　概论 110

第六章　优化编译 110

6.2　控制相关分析 112

6.2.1　基本块和控制流图 113

6.2.2　控制相关分析 115

6.3　数据相关分析 119

6.4　优化编译技术 127

6.4.1　局部优化策略 128

6.4.2　循环优化 129

6.4.3　全局优化策略 133

6.4.4　窥孔优化 135

6.4.5　寄存器分配 141

6.5　评论 143

7.1　流水线设计中的难点 145

7.1.1　流水线中的相关 145

第七章　流水线 145

7.1.2　中断处理 150

7.1.3　指令系统复杂性 154

7.2　转移指令的处理 157

7.2.1　程序中转移指令的情况 157

7.2.2　减小转移指令的不良影响 158

7.3　处理多周期操作的基本策略 165

7.4　流水线分级的考虑 171

7.4.1　三级流水线结构 172

7.4.2　四级指令流水线结构 174

7.4.3　五级指令流水线结构 176

7.5　记分板技术和Tomasulo算法 178

7.5.1　记分板技术 179

7.5.2 Tomasulo算法 183

7.6　评论 189

8.1　存储体系的基本概念 191

第八章　高速缓冲存储器 191

8.2　CACHE设计中的基本问题 194

8.2.1　映射方式 195

8.2.2　映射机构 196

8.2.3　替换策略 198

8.2.4　存储器写操作的处理 200

8.3 CACHE的性能 202

8.4 CACHE失效的原因 205

8.5 CACHE设计中的一些结论 208

8.5.1 CACHE中存储块大小的选择 208

8.5.2 指令和数据CACHE的分离与统一 210

8.6 评论 212

第九章　模拟和性能评价 214

9.1　概述 214

9.2.1　在实际机器上研究 215

9.2　实验性研究的方式 215

9.2.2　模拟方法 220

9.3　基准程序 223

9.4　评论 227

第十章　推测式执行与多控制流并行 232

10.1　概述 232

10.2　推测式执行和多控制流并行的基本概念 234

10.2.1 推测式执行 234

10.2.2 多控制流并行 236

10.3　不同控制相关处理策略下的指令级并行性 238

10.3.1　基本块内的潜在指令级并行性 239

10.3.2　推测式执行策略对开发指令并行性的影响 240

10.3.3 多控制流并行策略对开发指令级并行性的影响 243

10.3.4 推测式执行与多控制流并行的结合是充分挖掘指令级并行的关键 244

10.4　实现推测式执行策略中的一些问题 245

10.5　小结 249

参考文献 251