数据域测试技术及仪器PDF电子书下载

目录 1

第一章　导论 1

1.1　数据域测试的特点 1

1.2　数据域测试设备概述 1

1.3　几个术语 2

1.4　故障模型 3

1.5　数字电路的测试 5

1.5.1　测试图形产生 5

1.5.2　测试评价 5

1.5.4　故障模拟 6

1.5.3　测试实施 6

第二章　组合电路测试 10

2.1　敏化通路法和D算法 10

2.1.1　敏化通路法 10

2.1.2　立方代数简介 14

2.1.3 D算法 16

2.2　九值算法 24

2.2.1　九值算法 24

2.2.2　九值算法举例 25

2.3　布尔差分法 26

2.3.1　布尔差分 26

2.3.3　布尔差分实例 27

2.3.2　利用布尔差分法求测试矢量 27

2.4 布尔差分法的改进——跳变算子法 28

2.4.1　跳变算子 28

2.4.2　基本门的跳变算子关系式 30

2.4.3　测试产生举例 31

2.5　故障等价、支配和削减 32

2.6　故障表及测试简化 34

2.6.1　故障表 34

2.6.2　测试简化 34

习题 36

参考文献 37

3.1.1　时序电路的一般模型 39

3.1.2　米利模型 39

第三章　时序电路测试 39

3.1　时序电路模型 39

3.1.3　穆尔模型 40

3.1.4　几个定义 41

3.2　同步时序电路的测试 41

3.2.1　迭代阵列 41

3.2.2　测试序列的产生 42

3.3　异步时序电路的测试 46

3.3.1　异步电路的迭代阵列模型 47

3.3.2　无临界冒险测试的产生 47

3.4.1 概述 50

3.4　延迟测试 50

3.4.2　基于固定型故障测试产生的延迟测试产生法 51

3.4.3　一般同步时序电路的时间故障测试产生 54

3.5　半导体存贮器的测试 58

3.5.1　半导体存贮器的故障模型 58

3.5.2　半导体存贮器的功能测试 59

习题 62

参考文献 63

第四章　随机测试和穷举测试 64

4.1　随机测试长度的计算 65

4.1.1　随机测试的测试长度 65

4.1.2　伪随机测试的测试长度 69

4.2　随机测试的故障覆盖 73

4.2.1　可检性分布 73

4.2.2　伪随机测试的故障覆盖 73

4.2.3　随机测试的故障覆盖 76

4.3　随机测试有效性的改进 77

4.3.1　测试信号概率的选择 77

4.3.2　加权随机测试 80

4.3.3　改进电路设计 80

4.4　时序电路的随机测试 83

4.4.1　时序电路施加随机输入序列后的特性 83

4.4.2　故障时序电路的错误潜伏和测试置信度 85

4.4.3　上限情况的考虑 87

4.4.4　时序电路的随机测试 88

4.5　穷举测试 89

4.5.1 电路划分技术 90

4.5.2　验证测试 93

4.6　伪穷举测试生成技术 98

4.6.1　恒权矢量生成技术 98

4.6.2　线性和测试生成技术 100

4.6.3　压缩的LFSR生成技术 102

4.6.4　线性码测试生成技术 104

附录4.1 106

习题 110

参考文献 111

第五章　特征分析技术及仪器 114

5.1 引言 114

5.1.1　二进制数据流的测试 114

5.1.2　跳变计数 115

5.1.3　特征分析技术 116

5.1.4　特征分析技术的特点 116

5.2　串行特征分析器 117

5.2.1　伪随机二进制序列发生器 117

5.2.2　串行特征分析器的结构 118

5.2.3　串行特征分析器的检错率 123

5.2.4　检错率的提高 126

5.3　并行特征分析器 127

5.3.1　并行特征分析器的结构 128

5.3.2　并行特征分析器的检错率 129

5.4　特征分析仪的原理及使用 130

5.4.1　特征分析仪的组成原理 131

5.4.2 HP5006A特征分析仪的功能 134

5.4.3　正确特征的获取 137

5.5　特征激励 144

5.5.1　数字系统的特征可测性设计 144

5.5.2　特征激励器 150

5.6　微机故障诊断仪 155

5.6.1　微机故障诊断仪的组成 155

5.6.2　微机故障诊断仪的功能 156

附录5.1 158

习题 159

参考文献 159

第六章　数字电路的可测性设计 161

6.1　概述 161

6.2　扫描设计技术 161

6.2.1　扫描设计原理：扫描通路（SP） 162

6.2.2　随机存取扫描（RAS） 164

6.2.3　电平敏化扫描设计（LSSD） 166

6.2.4　串行荫蔽寄存器（SSR） 169

6.3.1 SA技术在自测试中的应用 172

6.3 自测试技术 172

6.3.2 BILBO电路及其在自测试中的应用 174

6.4 设计可测电路的实际指南 179

6.5　可测性的定量分析：CAMOLOT方法 181

6.5.1　电路的可控性 181

6.5.2　电路的可观察性 182

6.5.3　电路的可测性 184

6.5.4　可控性值的简单计算 184

6.6　扫描设计的测试产生 185

6.6.1 PoDEM算法的预备知识 185

6.6.2 PODEM算法 187

6.6.3 RAPS步骤 191

习题 193

参考文献 194

第七章　微处理器测试及LSI测试仪 195

7.1 引言 195

7.2　模块测试法 197

7.2.1　模块测试法流程 197

7.2.2　模块测试法程序设计 197

7.2.3　数据与控制逻辑分开测试法 205

7.3　指令测试法 207

7.3.1　打分法 208

7.3.2 T分类法 209

7.3.3　最少指令数法 210

7.3.4　最小指令覆盖法 215

7.4　抽象执行图法 216

7.4.1　抽象执行图法 216

7.4.2　一致性算法 221

7.5　系统图法 223

7.5.1　微处理机结构的图论模型 223

7.5.2　功能故障模型和测试产生 226

7.6　随机测试法 230

7.6.1　加权随机测试法 230

7.6.2　自适应加权随机测试法 233

7.7.1　测试仪的组成 234

7.7 LSI测试仪 234

7.7.2　算法图形产生器 236

7.7.3　存贮式图形产生器 241

7.7.4　定时信号产生器 244

7.7.5　波形格式控制器 245

7.7.6　管脚驱动器 246

7.7.7　失效分析存贮器 248

习题 250

参考文献 250

第八章　电路板的测试 251

8.1　引言 251

8.2.1　接触电路结点 252

8.2　在线测试 252

8.2.2　隔离技术 255

8.2.3　在线测试系统性能的提高 263

8.3　仿真测试 266

8.3.1　处理器仿真 266

8.3.2　存贮器仿真 268

8.3.3　总线周期仿真 269

参考文献 270

第九章　逻辑分析仪和微机开发系统 272

9.1　逻辑分析仪 272

9.1.1　逻辑状态分析仪 272

9.1.2　逻辑定时分析仪 280

9.1.3　逻辑分析仪应用举例 282

9.2　微型计算机开发系统 287

9.2.1　引言 287

9.2.2　在线仿真器 288

9.2.3 Tek 8550型开发系统的组成 288

9.2.4　Tek 8550型开发系统的文件系统 291

9.2.5　编辑、汇编和连接 293

9.2.6　仿真技术 296

9.2.7　服务调用 299

9.2.8　触发跟踪分析器 303

参考文献 303