EDA技术与VHDLPDF电子书下载

第1章 EDA技术概述 1

1.1 EDA技术及其发展 1

1.1.1 EDA技术的发展 1

1.1.2 EDA技术的涵义 2

1.1.3 EDA技术的基本特征 3

1.2 EDA技术的主要内容及主要的EDA厂商 4

1.2.1 EDA技术的主要内容 4

1.2.2主要EDA厂商概述 6

1.3 EDA技术实现目标 7

1.3.1超大规模可编程逻辑器件 7

1.3.2半定制或全定制ASIC 8

1.3.3混合ASIC 8

1.4 EDA技术应用 8

1.4.1 EDA技术应用形式 8

1.4.2 EDA技术应用场合 9

1.5 EDA技术的发展趋势 10

1.5.1可编程器件的发展趋势 10

1.5.2软件开发工具的发展趋势 10

1.5.3输入方式的发展趋势 11

本章小结 12

思考题和习题 13

第2章 大规模可编程逻辑器件 14

2.1可编程逻辑器件概述 14

2.1.1 PLD的发展进程 14

2.1.2 PLD的种类及分类方法 16

2.2简单可编程逻辑器件 17

2.2.1 PLD电路的表示方法及有关符号 17

2.2.2 PROM基本结构 18

2.2.3 PLA基本结构 19

2.2.4 PAL基本结构 20

2.2.5 GAL基本结构 21

2.3复杂可编程逻辑器件 24

2.3.1 CPLD基本结构 24

2.3.2 Altera公司器件 27

2.4现场可编程逻辑器件 30

2.4.1 FPGA整体结构 30

2.4.2 Xilinx公司FPGA器件 37

2.5在系统可编程逻辑器件 38

2.5.1 ispLSI／pLSI的结构 38

2.5.2 Lattice公司ispLSI系列器件 40

2.6 FPGA和CPLD的开发应用 43

2.6.1 CPLD和FPGA的编程与配置 43

2.6.2 FPGA和CPLD的性能比较 46

2.6.3 FPGA和CPLD的应用选择 46

本章小结 47

思考题和习题 47

第3章 EDA设计流程与开发 48

3.1 EDA设计流程 48

3.1.1设计输入 48

3.1.2综合 50

3.1.3适配 50

3.1.4时序仿真与功能仿真 51

3.1.5编程下载 51

3.1.6硬件测试 51

3.2 ASIC及其设计流程 51

3.2.1 ASIC设计方法 52

3.2.2一般的ASIC设计流程 53

3.3可编程逻辑器件的开发环境 54

3.3.1 ISP Synario系统 54

3.3.2 Foundation系统 55

3.3.3 MAX＋plus Ⅱ系统 56

3.4硬件描述语言 58

3.4.1 ABEL-HDL 59

3.4.2 Verilog-HDL 59

3.4.3 VHDL 60

3.4.4 Quartus Ⅱ简介 61

3.5 IP核 62

本章小结 63

思考题和习题 63

第4章 硬件描述语言VHDL 64

4.1 VHDL概述 64

4.1.1 VHDL的发展历程 64

4.1.2 VHDL的特点 64

4.2 VHDL程序基本结构 65

4.2.1实体 65

4.2.2结构体 67

4.2.3库 68

4.2.4程序包 69

4.2.5配置 71

4.3 VHDL基本要素 72

4.3.1文字规则 72

4.3.2数据对象 74

4.3.3数据类型 76

4.3.4运算操作符 82

4.3.5 VHDL结构体描述方式 83

4.4 VHDL顺序语句 88

4.4.1赋值语句 88

4.4.2 IF语句 89

4.4.3等待和断言语句 91

4.4.4 CASE语句 94

4.4.5 LOOP语句 96

4.4.6 RETURN语句 97

4.4.7过程调用语句 98

4.4.8 REPORT语句 99

4.5 VHDL并行语句 100

4.5.1进程语句 101

4.5.2块语句 102

4.5.3并行信号代入语句 103

4.5.4并行过程调用语句 107

4.5.5并行断言语句 108

4.5.6参数传递语句 109

4.5.7元件例化语句 109

本章小结 112

思考题和习题 112

第5章 Quartus Ⅱ软件及其应用 114

5.1基本设计流程 114

5.1.1建立工作库文件夹和编辑设计文件 115

5.1.2创建工程 115

5.1.3编译前设计 118

5.1.4全程编译 120

5.1.5时序仿真 121

5.1.6应用RTL电路图观察器 126

5.2引脚设置和下载 126

5.2.1引脚锁定 126

5.2.2配置文件下载 129

5.2.3 AS模式编程配置器件 130

5.2.4 JTAG间接模式编程配置器件 131

5.2.5 USB Blaster编程配置器件使用方法 132

本章小结 132

思考题和习题 132

第6章 VHDL应用实例 134

6.1组合逻辑电路设计 134

6.1.1基本门电路设计 134

6.1.2译码器设计 135

6.1.3数据选择器设计 138

6.1.4三态门设计 138

6.1.5编码器设计 139

6.1.6数值比较器设计 140

6.2时序逻辑电路设计 141

6.2.1时钟信号和复位信号 141

6.2.2触发器设计 143

6.2.3寄存器和移位寄存器设计 145

6.2.4计数器设计 148

6.2.5存储器设计 151

6.3综合实例——数字秒表的设计 156

本章小结 164

思考题和习题 164

第7章 状态机设计 165

7.1一般有限状态机 165

7.1.1数据类型定义语句 165

7.1.2为什么要使用状态机 167

7.1.3一般有限状态机的设计 168

7.2 Moore型有限状态机设计 170

7.2.1多进程有限状态机 171

7.2.2单进程有限状态机 172

7.3 Mealy型有限状态机 173

7.4状态编码 175

7.4.1状态位直接输出型编码 175

7.4.2顺序编码 177

7.4.3一位热码编码 177

7.5状态机处理 178

本章小结 179

思考题和习题 179

第8章 EDA实验开发系统 180

8.1 GW48型实验开发系统原理与应用 180

8.1.1系统性能及使用注意事项 180

8.1.2 GW48系统主板结构与使用方法 181

8.2实验电路结构图 186

8.2.1实验电路信号资源符号图说明 186

8.2.2各实验电路结构图特点与适用范围简述 187

8.3 GW48CK／GK／EK ／PK2系统信号名与芯片引脚对照表 195

本章小结 200

思考题和习题 201

第9章 EDA技术实验 202

实验一：全加器的设计 202

实验二：4位加减法器的设计 207

实验三：基本D触发器的设计 212

实验四：同步清零计数器的设计 218

实验五：基本移位寄存器的设计——串入／串出移位寄存器 223

实验六：同步预置数串行输出移位寄存器的设计 228

实验七：半整数分频器的设计 233

实验八：音乐发生器的设计 238

实验九：交通灯控制器的设计 246

实验十：数字时钟的设计 253

参考文献 266