现代半导体集成电路PDF电子书下载

第1章 集成电路器件与模型 1

1．1 PN结与二极管 1

半导体与PN结 1

PN结二极管基本原理 1

集成化的肖特基势垒二极管 3

1．2 MOS晶体管及模型 4

MOS晶体管基本工作原理 4

MOS晶体管大信号模型及体效应 6

MOS晶体管小信号模型 8

NMOS晶体管的亚阈值特性 9

MOS晶体管的短沟道效应 10

1．3双极型晶体管及模型 11

Bipolar晶体管基本工作原理 11

Bipolar晶体管大信号模型 14

Bipolar晶体管小信号模型 14

1．4集成电路无源元件 16

CMOS集成电容 17

CMOS集成电阻 18

1．5 MOS Spice器件模型 19

Spice Level1模型 19

Spice Leve12模型 21

Spice Leve13模型 21

Spice BSIM3V3模型 22

习题一 22

第2章 集成电路制造技术 24

2．1集成电路基本制造技术 24

硅晶圆的制造 24

氧化技术 25

扩散与离子注入 25

2．2基本CMOS工艺与器件结构 26

基本n阱／双阱CMOS工艺步骤 26

CMOS版图设计规则 28

2．3基本Bipolar工艺与器件结构 29

PN结隔离与基本工序步骤 29

Bipolar版图设计规则 31

Bipolar工艺的光刻版次 31

2．4基本BiCMOS工艺 32

以CMOS工艺为基础的BiCMOS工艺 32

以Bipolar工艺为基础的BiCMOS工艺 34

典型的BiCMOS的光刻版次 34

习题二 35

第3章 晶体管—晶体管逻辑（TTL）电路 36

3．1六管单元TTL与非门 37

工作原理 37

电压传输特性 41

瞬态特性 41

电路特点 44

3．2 STTL和LSTTL电路 44

STTL电路 44

LSTTL电路 46

3．3 TTL门电路逻辑扩展 47

3．4简化逻辑门 50

简化逻辑门 50

单管逻辑门 50

习题三 54

第4章 发射极耦合逻辑与集成注入逻辑电路 56

4．1 ECL电路 56

基本工作原理 56

射极耦合电流开关 57

射极输出器 57

参考电压源 58

ECL逻辑扩展 59

4．2 I 2L电路 61

I 2L电路单元工作原理 61

I 2L电路特性分析 63

I 2L电路逻辑组合 65

I 2L与TTL之间的接口电路 66

4．3 ECL和I2 L工艺与版图设计 69

ECL电路工艺与版图设计 69

I 2L电路工艺与版图设计 69

习题四 71

第5章 双极模拟集成电路 73

5．1 Bipolar基本放大器 73

Darlington放大器 73

双极差分放大器 74

5．2 Bipolar基本模拟电路单元 79

恒流源 79

有源负载 82

基准源电路 83

5．3 Bipolar输出级电路 87

射极跟随器输出电路 87

AB类输出电路 90

5．4 Bipolar运算放大器（μA741） 92

习题五 94

第6章 CMOS基本逻辑电路 96

6．1 CMOS逻辑门电路 96

CMOS反相器 96

CMOS门电路 99

CMOS组合逻辑电路 101

6．2 CMOS传输门逻辑 105

CMOS传输门 105

CMOS传输门逻辑电路 106

6．3 CMOS触发器 107

CMOS RS触发器 108

CMOS D触发器 109

6．4 CMOS多米诺逻辑 110

6．5 CMOS施密特触发器 112

习题六 113

第7章 CMOS数字电路子系统 114

7．1 CMOS二进制加法器 114

串行进位加法器 115

超前进位加法器 116

7．2 CMOS移位寄存器 118

7．3 CMOS数字乘法器 119

乘法器的运算原理 119

并行乘法器 119

流水线乘法器 120

飞速乘法器 121

7．4 CMOS算术逻辑单元（ALU） 122

习题七 123

第8章 现代半导体存储器 124

8．1存储器的结构 125

8．2掩模编程只读存储器（MaskROM） 126

8．3可编程只读存储器（PROM） 127

8．4可擦除可编程存储器（EPROM） 128

8．5电可擦除可编程存储器（E2 PROM） 128

8．6闪速存储器（Flash Memory） 130

闪速存储器的结构及工作原理 131

闪速存储器的可靠性问题 134

深亚微米闪速存储器技术 134

8．7 ROM的存取时间 135

8．8静态随机存取存储器存储器 135

SRAM存储单元结构及工作原理 136

存储单元的主要参数 137

8．9动态随机存取存储器（DRAM） 138

DRAM的结构和基本原理 138

DRAM的主要制造技术 139

采用不同技术的DRAM 140

习题八 142

第9章 CMOS基本模拟电路 143

9．1 CMOS基本模拟电路单元 143

MOS模拟开关 143

有源电阻 145

电流沉和电流源电路 146

电流镜电路 147

9．2 CMOS基本模拟放大器 148

共源放大器 148

共漏放大器 149

共栅放大器 150

Cascode放大器 151

9．3 CMOS差分放大器 152

CMOS差分放大器的大信号特性 152

CMOS差分放大器的小信号特性 155

9．4 CMOS基准电压源和电流源 156

简单基准源 156

VT基准源 157

带隙基准源 158

习题九 159

第10章 CMOS运算放大器 161

10．1两级运算放大器 161

两级CMOS运放的基本电路结构 161

两级CMOS运放电路的补偿 162

两级运算放大器的设计方法 164

10．2高速CMOS运算放大器 167

套筒式共源共栅运放结构 167

折叠式共源共栅运放结构 169

单级运放结构 171

设计举例 171

10．3 Rail-to-Rail CMOS运算放大器 173

Rail-to-Rail输入级 173

恒跨导Rail-to-Rail输入级 174

Rail-to-Rail输出级设计 174

设计举例 177

习题十 179

第11章 CMOS开关电容电路 180

11．1 CMOS开关电容等效电阻 180

并联型SC等效电阻电路 180

其他SC等效电阻电路 181

11．2 CMOS开关电容积分器电路 182

11．3 CMOS开关电容滤波器 182

滤波器工作原理 183

开关电容滤波器设计方法 183

一阶低通滤波器 184

双二阶滤波器 184

CMOS开关电容滤波器设计中应考虑部分实际因素 186

习题十一 186

第12章 CMOS数据转换器 188

12．1 CMOS数据转换器的主要性能指标 188

理想D／A转换器 188

理想A／D转换器 189

微分非线性误差（DNL）和积分非线性误差（INL） 190

无杂波动态范围（SFDR） 191

信号噪声比（SNR） 191

谐波失真（HDk） 191

总谐波失真（THD） 191

信号噪声失调比（SNDR） 192

有效位数（ENOB） 192

有效分辨带宽（ERB） 192

12．2 Nyquist CMOS数模转换器 192

电阻分压型D／A转换器 193

R-2R电流权重型D／A转换器 193

权电容型D／A转换器 194

电荷重分配型D／A转换器 195

流水线D／A转换器 196

12．3 Nyquist CMOS模数转换器 197

并行A／D转换器 197

两步式A／D转换器 199

内插式A／D转换器 200

折叠式A／D转换器 201

流水线Pipeline A／D转换器 202

逐次逼近式A／D转换器 203

12．4 CMOS数据转换器的测试初步 204

静态参数测试 204

频域参数测试 205

习题十二 207

第13章 CMOS锁相环（PLL） 208

13．1 PLL技术基础 208

不同频率信号的相位关系 209

捕获过程 210

锁定过程 211

13．2电荷泵PLL 211

电荷泵锁相环的工作原理 211

鉴频鉴相器的模型 212

电荷泵和环路低通滤波器的数学模型 213

压控振荡器的数学模型 214

锁相环的系统数学模型 215

13．3 PLL的非理想效应 216

PFD／CP的非理想效应 216

锁相环中的抖动 216

13．4数字PLL 217

数字锁相环基本原理 217

N先于M滤波器 218

习题十三 219

第14章 集成电路版图设计 220

14．1集成电路版图设计基础 220

集成电路版图设计方法 220

集成电路版图设计流程 221

14．2 Bipolar集成电路版图设计 222

Bipolar集成电路版图设计过程 222

集成化Bipolar晶体管版图设计 223

14．3 CMOS集成电路版图设计 224

CMOS集成电路版图设计过程 224

CMOS集成电路版图设计举例 226

混合信号CMOS集成电路版图设计注意事项 230

习题十四 230

第15章 集成电路可靠性设计与可测性设计 231

15．1集成电路可靠性设计 231

集成电路可靠性 231

集成电路设计中提高可靠性的措施 232

集成电路的版图设计中提高可靠性的措施 236

15．2集成电路可测性设计 237

故障模型 （Fault Model） 237

测试向量的产生 239

集成电路边界扫描技术和标准——IEEE 1149．1 240

习题十五 242

第16章 片上系统（SoC）设计初步 243

16．1 SoC设计方法学 243

软硬件协同设计技术 243

IP核设计技术 245

超深亚微米集成电路设计技术 245

16．2混合信号硬件描述语言Verilog—AMS 246

模拟硬件描述语言Verilog—AMS 246

基于Verilog—A的模拟电路行为模型 247

基于Verilog—AMS的混合电路系统仿真 249

16．3 SoC仿真技术 250

16．4 SoC验证方法 252

习题十六 254

参考文献 255