CMOS集成电路设计基础PDF电子书下载

第一章 概述 1

1.1 集成电路的发展历程 1

1.1.1 半导体集成电路的出现与发展 1

1.1.2 集成电路发展的特点 2

1.2 集成电路设计要求 4

1.2.1 关于速度 4

1.2.2 关于功耗 5

1.2.3 关于价格 7

1.3 集成电路的分类 8

1.3.1 按功能分类 8

1.3.2 按结构形式和材料分类 8

1.3.3 按有源器件和工艺类型分类 9

1.3.4 按集成电路的规模分类 9

1.3.5 按生产目的和实现方法分类 10

1.4 集成电路设计方法 13

1.4.1 现代集成电路产业特点—设计与加工分离 14

1.4.2 多项目晶圆计划 15

1.4.3 集成电路设计者必备的知识与条件 15

1.4.4 EDA设计工具的选择 18

思考题与习题 19

第二章 CMOS集成电路制造工艺基础及版图设计规则 20

2.1 集成电路材料 20

2.1.1 导体在集成电路制造工艺中的功能 20

2.1.2 绝缘体在集成电路制造工艺中的功能 20

2.1.3 半导体在集成电路制造工艺中的功能 21

2.2 基本的半导体制造工艺 21

2.2.1 单晶硅和多晶硅 21

2.2.2 氧化工艺 22

2.2.3 掺杂工艺 23

2.2.4 掩模（mask）的制版工艺 23

2.2.5 光刻工艺 24

2.2.6 金属化工艺 25

2.3 CMOS工艺基础 25

2.3.1 自对准技术和标准硅栅工艺 26

2.3.2 P阱CMOS工艺简介 27

2.3.3 双阱工艺及SOI CMOS工艺简介 30

2.4 版图设计规则 31

2.4.1 版图设计规则的作用 31

2.4.2 版图设计规则的描述 32

2.5 版图设计中的注意事项 38

2.5.1 匹配设计 38

2.5.2 抗干扰设计 39

2.6 版图检查 39

2.6.1 设计规则检查 39

2.6.2 电学规则检查 40

2.6.3 版图参数提取 40

2.6.4 电路图与版图一致性对照检查 40

思考题与习题 40

第三章 CMOS集成电路工艺中的元器件 42

3.1 MOS管的结构及符号 42

3.1.1 NMOS管的简化结构 42

3.1.2 N阱及PMOS 43

3.1.3 MOS管符号 44

3.2 MOS管的电流电压特性 44

3.2.1 MOS管的转移特性 44

3.2.2 MOS管的输出特性 45

3.2.3 MOS管的电流方程 46

3.2.4 MOS管的输出电阻 49

3.2.5 MOS管的跨导gm 49

3.2.6 体效应与背栅跨导 50

3.2.7 场效应管亚阈区特性 51

3.2.8 沟道尺寸W、L对阈值电压和特征频率的影响 51

3.3 集成电容 52

3.3.1 多晶硅-扩散区电容 53

3.3.2 多晶硅-多晶硅电容 54

3.3.3 MOS电容—栅极与沟道之间的电容Cch 54

3.3.4“夹心”电容 55

3.3.5 MOS管的极间电容和寄生电容 56

3.4 集成电阻 56

3.4.1 方块电阻的概念 56

3.4.2 多晶硅电阻 57

3.4.3 N-P阱电阻 58

3.4.4 MOS管电阻 58

3.4.5 导线电阻 58

3.4.6 拐弯电阻计算 59

3.5 集成电感 60

3.6 连线 60

3.7 MOS管的Spice模型参数 61

思考题与习题 63

第四章 CMOS数字集成电路设计基础 65

4.1 MOS开关及CMOS传输门 65

4.1.1 单管MOS开关 65

4.1.2 CMOS传输门 67

4.2 CMOS反相器 69

4.2.1 CMOS反相器电路 69

4.2.2 CMOS反相器功耗 69

4.2.3 CMOS反相器的直流传输特性 71

4.2.4 CMOS反相器的噪声容限 73

4.2.5 CMOS反相器的门延迟、级联以及互连线产生的延迟 75

4.3 全互补CMOS集成电路 81

4.3.1 CMOS与非门设计 82

4.3.2 CMOS或非门设计 84

4.3.3 CMOS与或非门和或与非门设计 85

4.3.4 CMOS三态门和钟控CMOS逻辑电路 88

4.3.5 CMOS异或门设计 89

4.3.6 CMOS同或门设计 90

4.3.7 CMOS数据选择器 91

4.3.8 布尔函数逻辑—传输门的又一应用 91

4.3.9 CMOS全加器 92

4.4 改进的CMOS逻辑电路 94

4.4.1 伪NMOS逻辑电路 94

4.4.2 动态CMOS逻辑电路（预充电CMOS电路） 97

4.4.3 多米诺逻辑 99

4.4.4 流水线逻辑和无竞争技术 102

4.5 移位寄存器、锁存器、触发器、I/O单元 105

4.5.1 移位寄存器 105

4.5.2 锁存器 106

4.5.3 触发器 108

4.5.4 通用I/O单元 110

思考题与习题 111

第五章 CMOS数字集成电路系统设计 118

5.1 二进制加法器 118

5.1.1 1位加法器—半加器与全加器 118

5.1.2 n位并行加法器 121

5.2 桶形移位器 132

5.3 算术逻辑单元 136

5.4 二进制数乘法器 140

5.4.1 二进制数乘法运算 140

5.4.2 无符号二进制数乘法器 142

5.4.3 有符号二进制数乘法器 149

5.4.4 部分积的产生方法 152

5.5 片上系统（SoC）的设计 156

5.5.1 片上系统（SoC）的结构形式 157

5.5.2 片上系统（SoC）的设计方法 158

思考题与习题 168

第六章 模拟集成电路设计基础 169

6.1 引言 169

6.2 MOS电流源及CMOS运算放大器 170

6.2.1 MOS电流源 170

6.2.2 CMOS运算放大器 173

6.3 D/A转换器 184

6.3.1 D/A转换器原理及技术指标 185

6.3.2 D/A转换器电路举例 187

6.4 A/D转换器&. 200

6.4.1 A/D转换器的原理、指标及特性 200

6.4.2 A/D转换器的分类及应用 202

6.4.3 A/D转换器电路举例 202

思考题与习题 216

第七章 硬件描述语言简介 220

7.1 VHDL简介 220

7.1.1 VHDL概述 220

7.1.2 VHDL程序的基本结构 224

7.1.3 VHDL的数据类型及运算操作符 231

7.1.4 VHDL构造体的描述方式 237

7.1.5 VHDL的主要描述语句 239

7.1.6 基本逻辑电路设计与逻辑综合 247

7.2 Verilog HDL简介 260

7.2.1 Verilog HDL概述 260

7.2.2 Verilog HDL中的模块及描述方式 262

7.2.3 Verilog HDL的数据类型及运算符 264

7.2.4 Verilog HDL的主要描述语句 271

7.2.5 基本逻辑电路设计 288

7.2.6 Verilog HDL仿真与综合 294

思考题与习题 294

第八章 数字集成电路的测试与可测性设计 296

8.1 概述 296

8.1.1 测试与模拟 296

8.1.2 测试过程 297

8.1.3 可测性设计 298

8.1.4 故障检测与故障诊断 298

8.2 批量生产的测试方法 298

8.2.1 故障的后果 299

8.2.2 决定测试方法的因素 299

8.3 测试的概念 299

8.3.1 初始化 299

8.3.2 故障与故障模型 299

8.3.3 可控制性与可观察性 300

8.3.4 可控制性对可观察性的影响 300

8.4 测试码生成 300

8.4.1 单路径敏化法 301

8.4.2 D算法 303

8.5 故障模拟 310

8.5.1 串行故障模拟 311

8.5.2 并行故障模拟 311

8.5.3 并发故障模拟 312

8.6 可测性设计法 313

8.6.1 特设法 313

8.6.2 扫描路径法 314

8.6.3 内设自测试法 316

8.6.4 边界扫描法 324

思考题与习题 329

第九章 常用集成电路设计软件简介及实验 330

9.1 ModelSim仿真环境 330

9.1.1 ModelSim仿真环境简介 331

9.1.2 菜单栏和工具栏介绍 332

9.1.3 ModelSim的功能仿真 333

9.1.4 基于工程的ModelSim前仿真 341

9.1.5 ModelSim的后仿真 348

9.2 Tanner使用指南 353

9.2.1 概述 353

9.2.2 原理图绘制S-Edit 354

9.2.3 版图设计L-Edit 368

9.2.4 版图设计实验 376

9.3 Cadence EDA软件的使用 379

9.3.1 启动Cadence EDA软件 379

9.3.2 建立设计库 381

9.3.3 使用Composer软件包绘制电路原理图 382

9.3.4 生成电路符号图 385

9.3.5 使用Hspice软件包对设计进行仿真—Pre Simulation 387

9.3.6 使用Virtuoso软件包进行全定制版图设计 391

9.3.7 设计规则检查—DRC（Design Rule Check） 392

9.3.8 版图参数的提取及版图与原理图的对比（LVS-Layout Versus Schematic） 393

9.3.9 布局/布线后仿真（post Layout Simulation） 398

9.3.10 生成CIF格式的版图数据并提交生产厂家（MOSIS） 398

思考题与习题 399

参考文献 401