数字电路与EDA实验PDF电子书下载

第1章 EDA硬件开发平台与开发工具 1

1.1 硬件开发平台简介 1

1.1.1 Cyclone Ⅲ FPGA简介 1

1.1.2 台湾友晶科技DE0 FPGA开发板 3

1.1.3 台湾友晶科技DE0开发板的应用 4

1.2 硬件描述语言 11

1.2.1 VHDL简介 12

1.2.2 Verilog HDL关键语法 18

1.2.3 HDL的编程技术 20

1.3 Quartus Ⅱ 13.0 EDA软件应用 21

1.3.1 创建新工程 23

1.3.2 建立原理图编辑文件 26

1.3.3 建立文本编辑文件 40

1.3.4 建立存储器编辑文件 41

1.3.5 设计实例 45

1.3.6 项目综合 49

1.3.7 Quartus Ⅱ编译器选项设置 50

1.3.8 引脚分配 57

1.3.9 项目编译结果分析 59

1.3.10 项目程序下载编程 61

1.4 ModelSim-Altera 10.1 d简介 63

1.4.1 ModelSim软件架构 63

1.4.2 ModelSim软件仿真应用实例 64

1.5 FPGA调试工具SignalTap Ⅱ应用 68

1.5.1 在设计中嵌入SignalTap Ⅱ逻辑分析仪 68

1.5.2 使用SignalTap Ⅱ进行编程调试 73

1.5.3 查看SignalTap Ⅱ调试波形 74

第2章 基于FPGA的嵌入式开发工具 76

2.1 Qsys系统开发工具 76

2.1.1 Qsys与SOPC简介 76

2.1.2 Qsys系统主要界面 77

2.2 Nios Ⅱ嵌入式软核及开发工具介绍 82

2.2.1 Nios Ⅱ嵌入式处理器 82

2.2.2 Nios Ⅱ嵌入式处理器软硬件开发流程 82

2.3 FPGA嵌入式系统设计实例 84

2.3.1 实例系统软硬件需求分析与设计规划 84

2.3.2 实例系统硬件部分设计 86

2.3.3 实例系统Nios Ⅱ嵌入式软件设计 102

第3章 EDA初级实验 114

3.1 流水灯实验 114

3.1.1 实验要求 114

3.1.2 实验基本要求的设计示例 115

3.2 计时器实验 123

3.2.1 实验要求 123

3.2.2 实验基本要求的设计示例 124

3.3 单稳态触发器实验 130

3.3.1 实验要求 130

3.3.2 实验基本要求的设计示例 130

3.4 脉宽调制（PWM）实验 134

3.4.1 实验要求 134

3.4.2 实验基本要求的设计示例 135

3.5 直接数字频率合成（DDS）波形发生器实验 136

3.5.1 实验要求 136

3.5.2 实验基本要求的设计示例 136

第4章 EDA中级实验 141

4.1 呼吸流水灯实验 141

4.1.1 实验要求 141

4.1.2 实验基本要求的设计示例 141

4.2 通用异步串行收发（UART）实验 150

4.2.1 实验要求 150

4.2.2 实验基本要求的设计示例 150

第5章 EDA提高实验 162

5.1 VGA视频信号产生实验 162

5.1.1 设计原理 162

5.1.2 VGA同步信号产生 165

5.1.3 字符的视频显示设计 169

5.1.4 跳动的矩形块视频显示设计 173

5.2 Qsys用户自定制外设实验 175

5.2.1 Qsys用户自定制元件说明 175

5.2.2 Qsys自定义资源库组件实例—DDS信号产生模块 178

5.3 PS/2键盘接口的FPGA设计 192

5.3.1 PS/2连接器接口 192

5.3.2 键盘扫描编码介绍 192

5.3.3 PS/2串行数据传输 194

5.3.4 用FPGA实现PS/2键盘接口通信的VHDL设计 196

5.3.5 PS/2设计实例 198

第6章 EDA实验项目推荐 200

6.1 自动售货机控制系统设计 200

6.1.1 设计要求 200

6.1.2 设计分析 200

6.2 PS/2键盘接口控制器设计 201

6.2.1 设计要求 201

6.2.2 设计分析 201

6.3 VGA图像显示控制系统设计 202

6.3.1 设计要求 202

6.3.2 设计分析 202

6.4 基于FPGA的电梯控制系统设计 204

6.4.1 设计要求 204

6.4.2 设计分析 204

6.5 洗衣机洗涤控制系统设计 205

6.5.1 设计要求 205

6.5.2 设计分析 205

6.6 基于FPGA的多路数据采集系统设计 207

6.6.1 设计要求 207

6.6.2 设计分析 207

6.7 综合设计报告参考格式 207

6.7.1 报告封面格式 207

6.7.2 报告正文格式 207

6.7.3 报告附录格式 208

6.7.4 报告的其他部分格式 208

附录 209

附录1　Verilog HDL中常用运算符 209

附录2　VHDL中常用运算符 210

附录3　DE0开发板引脚分配表 211

附录4　DE0开发板原理图 214

参考文献 232