高性能个人计算机硬件结构及接口PDF电子书下载

第1章 PC微机结构及系统总线的发展 1

l.l 微机系统总线的概念和指标 1

1.1.1 微机系统总线的基本概念 1

1.1.2 总线的性能指标 2

1.2 PC/XT微机结构及PC总线 5

1.3 PC/AT微机结构及ISA总线 6

1.4 EISA总线 7

1.5 VESA总线 9

1.6 PCI总线及高档PC微机的三级总线结构 10

第2章 PCI局部总线 12

2.1 PCI总线信号定义 12

2.1.1 总线信号 12

2.1.2 信号类型 13

2.1.3 信号功能组 13

2.2 PCI总线命令类型 19

2.3 PCI协议基础 20

2.3.1 基本的传送控制 20

2.3.2 PCI地址空间及寻址 21

2.3.3 总线的驱动和周转 22

2.4 主要的总线操作 23

2.4.1 读事务 23

2.4.2 写事务 24

2.4.3 错误功能 25

2.4.4 事务的终止 27

2.4.5 设备选择及减译码 32

2.4.6 总线的仲裁与停靠 33

2.4.7 快速的背靠背事务 34

2.4.8 等待时间 36

2.4.9 独占性访问 42

2.4.10 高速缓存支持 45

2.4.11 特殊周期 50

2.4.12 配置访问 51

2.4.13 中断响应周期 60

2.4.14 64位总线扩展 61

2.5 PCI配置空间 65

2.5.1 配置空间的组织结构 66

2.5.2 配置空间的功能 66

第3章 主桥、主存储器及二级Cache 76

3.1 主桥及主桥在系统中的位置 76

3.1.1 主桥结构及功能概述 77

3.1.2 主桥的引脚信号 85

3.1.3 主桥中的寄存器及相关功能 93

3.2 L2 Cache及其控制 111

3.2.1 高速缓存的直接映射方法的一般原理 111

3.2.2 L2 Cache的组织 112

3.2.3 L2 Cache的SRAM阵列 113

3.2.4 L2 Cache的读写策略和一致性协议 115

3.3 系统主存储器及其控制 118

3.3.1 DRAM原理简介 118

3.3.2 主存的组织 118

3.3.3 DRAM的访问时序 120

第4章 PCI-ISA桥及系统I/0接口 129

4.1 SIO的组成框图及内部寄存器 129

4.1.1 组成框图 129

4.1.2 SIO内部寄存器 129

4.2 SIO的PCI和ISA接口 134

4.2.1 SIO支持的周期类型 134

4.2.2 数据缓冲 135

4.2.3 PCI接口的基本操作 137

4.2.4 ISA接口信号描述 139

4.2.5 U总线支持逻辑与U总线接口 142

4.3 DMA控制逻辑及ISA总线仲裁 146

4.3.1 82C37 DMA控制器工作原理综述 147

4.3.2 SIO的DMA逻辑 150

4.3.3 DMA分散／集中传送 154

4.3.4 ISA总线请求源及ISA总线仲裁器 158

4.4 地址译码及空间映射 161

4.4.1 PCI地址译码器 161

4.4.2 DMA/1SA主设备地址译码器 170

4.5 SIO内部的PCI仲裁器 174

4.5.1 PCI仲裁器引脚信号描述 174

4.5.2 仲裁方案 176

4.5.3 FLSHREQ＃、MEMREQ＃和MEMACK＃协议 179

4.5.4 避免反复Retry 180

4.5.5 总线停靠 181

4.5.6 总线锁定 181

4.6 中断控制器 182

4.6.1 可屏蔽中断控制器 182

4.6.2 SIO的非屏蔽中断逻辑 192

4.7 SIO的定时器 193

4.7.1 时间间隔定时器 193

4.7.2 BIOS定时器 195

4.8 SIO的电源管理功能 196

4.8.1 三种电源状态及相互转换 196

4.8.2 电源管理功能的基础 196

4.8.3 电源管理机构的寄存器 198

4.8.4 SIO的电源管理措施 203

第5章 其它I/0接口 206

5.1 键盘接口 206

5.1.1 键盘接口电路 206

5.1.2 键盘控制器 208

5.2 实时时钟RTC/CMOS SRAM电路 209

5.2.1 RTC的结构及有关信号 209

5.2.2 RTC内部寄存器及其功能 210

5.2.3 RTC的电源管理 215

5.3 串行通信接口 215

5.3.1 异步串行通信的基本概念 216

5.3.2 串行总线标准RS-232C 219

5.3.3 异步串行通信接口 222

5.4 并行通信接口 231

第6章 多处理器系统的中断结构 235

6.1 局部APIC 236

6.1.1 局部APIC的存在判断 236

6.1.2 局部APIC结构 236

6.1.3 局部APIC的使能及其寄存器基地址的重定位 236

6.1.4 局部向量表 239

6.1.5 定时器 241

6.1.6 错误处理 242

6.1.7 中断命令寄存器 242

6.1.8 中断目标和中断分配 245

6.1.9 消息仲裁优先级 248

6.1.10 中断的接受 248

6.1.11 局部APIC版本寄存器 252

6.1.12 局部APIC的状态 253

6.2 I/0 APIC 253

6.2.1 I/0 APIC的结构 254

6.2.2 I/0 APIC的寄存器 254

6.2.3 82379AB中两种中断控制器的关系 259

6.3 APIC总线及其消息传送 261

6.3.1 APIC总线 261

6.3.2 APIC总线仲裁 261

6.3.3 APIC总线消息 262

6.3.4 APIC总线状态周期 265

第7章 硬盘机接口 268

7.1 硬盘机系统概述 268

7.1.1 硬磁盘存储器的组成 268

7.1.2 硬盘接口规范 275

7.2 PCI-IDE硬盘控制器 278

7.2.1 PCI646U2的引脚描述 279

7.2.2 PCI646U2的配置寄存器及功能 282

7.2.3 任务文件寄存器 290

7.2.4 PIO模式及其中断处理 291

7.3 PCI一SCSI I/O处理器 292

7.3.1 SCSI基本知识 292

7.3.2 SYM53C895的引脚信号 297

7.3.3 SYM53C895的内部结构 301

7.3.4 SYM53C895的操作寄存器 308

7.3.5 SYM53C895的主要功能 310

第8章 USB通用串行总线接口技术 324

8.1 USB及其体系结构概述 325

8.1.1 USB系统描述 325

8.1.2 物理接口 326

8.1.3 电源 327

8.1.4 总线协议 327

8.1.5 健壮性(Robustness） 328

8.1.6 系统配置 328

8.1.7 数据流类型 329

8.1.8 USB设备 329

8.1.9 USB主机 331

8.2 USB数据流模型 331

8.2.1 总线拓扑结构 331

8.2.2 USB通信流 334

8.2.3 传输类型 337

8.2.4 高速高带宽端点 342

8.2.5 Split(分割）事务 342

8.2.6 包字段与包格式 342

8.2.7 总线传输访问 348

8.3 USB设备状态及其操作 351

8.3.1 USB设备状态 351

8.3.2 USB设备的通用操作 354

8.4 USB主机的硬件和软件 356

8.4.1 USB主机概述 356

8.4.2 主控制器功能 358

8.4.3 软件机制概述 360

8.5 Hub的结构组织 362

8.5.l Hub概述 362

8.5.2 下游端口、上游端口和内部端口 364

8.5.3 Hub中继器 366

8.5.4 挂起和恢复 368

8.5.5 Hub端口电源控制 369

8.5.6 Hub控制器 370

8.5.7 Hub配置 373

8.5.8 事务转换器 373

8.6 USB通用串行总线接口芯片举例 376

8.6.1 8x931结构及其特征 377

8.6.2 微控制器核 380

8.6.3 8x931存储器 382

8.6.4 USB组件 383

8.6.5 片内外围设备 387

8.6.6 键盘控制接口 387