开关理论与逻辑设计PDF电子书下载

目录 1

第一章数学基础 1

1.1 集合论 1

1.1.1集合的概念 1

1.1.2子集合与幂集合 5

1.1.3并集与交集 7

1.1.4划分 11

1.1.5全集与补集 11

1.1.6用文氏图表征集合 12

1.2关系 15

1.2.1序偶 15

1.2.2笛卡儿乘积 15

1.2.3关系的概念 16

1.2.4等价关系 19

1.3偏序关系 22

1.3.1偏序关系的概念 22

1.3.2线性有序集合 23

1.3.3最小元素和最大元素 23

1.3.5上界与下界 25

1.3.4覆盖 25

1.3.6偏序集的图形表征 26

1.3.7格的基本概念 28

1.4图论 29

1.4.1图的数学概念 30

1.4.2关联、入度和出度 33

1.4.3图的连通性 35

1.4.4树 40

1.4.5有向图和矩阵 42

1.5.1 函数的概念 43

1.5函数 43

1.5.2函数的类型 46

1.6布尔代数 49

1.6.1亨廷顿公理 50

1.6.2布尔代数的基本定理 53

1.6.3集代数与布尔代数 60

1.6.4布尔函数与布尔表示式的基本概念 61

1.6.5布尔函数的标准形式 65

1.6.6补函数与函数的对偶 73

1.6.7布尔代数在开关电路中的应用 74

1.6.8布尔函数的立体图形表征 75

习题 80

参考文献 84

第二章组合网络的设计基础 85

2.1组合网络的分析与综合 86

2.1.1组合网络的分析 86

2.1.2组合网络的综合 88

2.1.3组合函数的最小化概述 94

2.2本原蕴含的确定 101

2.2.1奎恩－麦克拉斯基法 101

2.2.2卡诺图和用卡诺图确定本原蕴含 106

2.3本原蕴含最小覆盖的选择 113

2.3.1选择本原蕴含最小覆盖的基本规则 114

2.3.2循环本原蕴含覆盖表的最小覆盖 116

2.3.3用皮特里克法求本原蕴含最小覆盖 120

2.3.4用卡诺图求本原蕴含最小覆盖 121

2.3.5二级“或与”组合网络的最小化 125

2.4多输出二级组合网络 132

2.4.1多输出本原蕴含的确定 136

2.4.2多输出本原蕴含最小覆盖的选择 143

2.5 用“与非”门及“或非”门实现最简化的二级组合网络 156

习题 159

参考文献 161

第三章组合网络理论选题 162

3.1 多级组合网络 162

3.2组合函数的分解 170

3.2.1简单的不相交分解 172

3.2.2复杂的不相交分解 184

3.2.3相交分解 194

3.3特殊组合函数 197

3.3.1对称函数 198

3.3.2混合单调函数 208

3.3.3阈函数 210

3.4逻辑的完全性 217

习题 227

参考文献 232

第四章同步时序网络 234

4.1时序机 234

4.2时序电路 242

4.2.1存储元件 242

4.2.2延迟和时钟 249

4.3综合时序网络的概述 253

4.3.1建立状态表 254

4.3.2时序网络的实现 259

4.4状态表的简化（最小化） 271

4.4.1状态相容集合的确定 275

4.4.2选择相容集合的最小集合 283

4.5状态分配的一般问题 302

4.6不使用状态表的时序网络设计方法 320

4.7时序网络的分析 325

4.8有限状态机的局限性 328

习题 330

参考文献 336

5.1时序机的实验 338

第五章时序网络选题 338

5.1.1区别时序 339

5.1.2导引时序 340

5.1.3时序机的识别（比较实验） 343

5.2特殊时序机 346

5.2.1信息无损耗时序机 346

5.2.2线性时序网络 356

5.3正则表示式 374

5.3.1由正则表示式推导状态表 376

5.3.2由状态表推导正则表示式 379

习题 382

参考文献 385

第六章异步时序网络 387

6.1引言 387

6.2流程表的建立和简化 392

6.2.1流程表的建立 392

6.2.2流程表的简化 397

6.3流程表的状态分配 404

6.3.1连通行集合分配 409

6.3.2通用状态分配 413

6.3.3共用行状态分配 416

6.3.4一次转换分配 419

6.3.5多输出变化流程表的状态分配 434

6.4异步时序网络Y矩阵的特点 435

6.5延迟和险态 438

6.5.1组合险态 440

6.5.2时序险态 448

6.5.3用三元代数发现险态 454

6.6综合异步时序网络的示例 459

6.7.1输入同时变化 461

6.7多输入变化 461

6.7.2无限制输入变化 465

6.8延迟受限的异步时序网络 467

6.9门的无界限延迟和速度独立异步时序网络 473

习题 478

参考文献 482

第七章时序机的结构简化 485

7.1完全指定的单码状态分配和划分代数 487

7.2集系代数与多码状态分配 492

7.3时序机的分解 509

7.4触发器存储元件对简化依赖性的影响 518

7.5少环时序网络 524

7.5.1无反馈网络 525

7.5.2单反馈环网络 527

7.5.3输出函数用做反馈函数 537

7.5.4用反馈移位寄存器实现时序机 540

7.5.5R-S触发器用做存储器时的最小反馈时序网络 549

7.6时序机的通用标准分解 549

7.7异步时序网络中的简化依赖性 555

7.8异步时序网络的分解 561

7.9用移位寄存器实现异步时序网络 566

习题 570

参考文献 575

第八章标准组件化逻辑设计 577

8.1通用逻辑组件 577

8.1.1单相输入通用逻辑组件 579

8.1.2只有一个双相输入的通用逻辑组件 579

8.1.3具有双相输入的通用逻辑组件 581

8.1.4输入端互连的通用逻辑组件 588

8.1.5端子数的上下限 590

8.2用标准组件实现时序机 592

8.2.1输入数目固定的时序机 593

8.2.2树形结构 602

8.3 单元阵列 610

8.3.1一维阵列 611

8.3.2二维阵列 614

8.3.3时序机的迭代阵列 623

8.3.4程序可编单元阵列 626

习题 633

参考文献 634

附录逻辑电路图形符号 638

汉英名词对照 641