VHDL硬件描述语言PDF电子书下载

第1章 EDA与硬件描述语言 1

1.1 电子设计自动化（EDA）技术 1

1.1.1 EDA的发展 1

1.1.2 层次性设计技术 2

1.1.3 EDA技术的基本特征和工具 3

1.2 硬件描述语言 6

1.2.1 VHDL硬件描述语言 6

1.2.2 VHDL的发展趋势 8

1.3 可编程集成电路与系统设计 9

第2章 VHDL基本结构 11

2.1 实体 12

2.1.1 类属说明（GENERIC） 13

2.1.2 端口说明（PORT） 14

2.2 结构体 15

2.2.1 结构体名 16

2.2.2 结构体定义语句 16

2.2.3 功能描述语句 17

2.3.1 块语句（BLOCK） 18

2.3 块、子程序和进程 18

2.3.2 进程（PROCESS） 20

2.3.3 子程序（SUBPROGRAM） 23

2.4 库和程序包 28

2.4.1 库（LIBRARY） 28

2.4.2 程序包（PACKAGE） 31

2.5 配置 34

2.5.1 配置类型 35

2.5.2 配置说明 38

3.1.1 常量（CONSTANT） 43

3.1.2 变量（VARIABLE） 43

第3章 VHDL语言元素 43

3.1 VHDL语言的客体 43

3.1.3 信号（SIGNAL） 45

3.1.4 信号与变量的区别 46

3.2 VHDL数据类型 47

3.2.1 VHDL中预定义的数据类型 47

3.2.2 用户自定义数据类型 49

3.2.3 IEEE预定义标准 52

3.3.1 用函数进行类型转换 54

3.3 数据类型转换 54

3.3.2 类型标记法实现类型转换 55

3.3.3 常数实现类型转换 55

3.4 VHDL操作符 56

3.4.1 逻辑运算符 57

3.4.2 算术运算符 58

3.5 VHDL词法规则与标识符 59

3.5.1 调法规则 59

3.5.2 标识符 61

4.1 行为描述方式 63

第4章 VHDL的描述风格 63

4.2 数据流描述方式（RTL描述方式） 64

4.2.1 寄存器引入方法 64

4.2.2 寄存器引入的错误 66

4.2.3 引入寄存器的技巧 68

4.3 结构化描述方式 70

4.4 混合描述风格 72

第5章 VHDL并行语句 73

5.1 进程语句（PROCESS） 73

5.2 块语句 76

5.3 并行信号赋值语句 78

5.4 并行过程调用语句 81

5.5 并行断言语句 82

5.6 元件例化语句（COMPONENT＿INSTANT） 83

5.7 生成语句（GENERATE） 85

第6章 CHDL顺序语句 88

6.1 顺序赋值语句 88

6.1.1 变量赋值语句 89

6.1.2 信号赋值语句 90

6.1.3 赋值目标 91

6.2 WAIT语句 92

6.3 流程控制语句 94

6.3.1 IF语句 94

6.3.2 CASE语句 96

6.3.3 LOOP语句 99

6.3.4 NEXT语句 101

6.3.5 EXIT语句 101

6.3.6 返回语句RETURN 102

6.3.7 NULL语句 102

6.4 子程序调用语句 103

6.5 其他语句和说明 105

6.5.1 属性 105

6.5.2 TEXTIO操作 115

第7章 组合逻辑电路模块 118

7.1 门电路 118

7.1.1 二输入与非门电路 118

7.1.2 二输入或非门电路 122

7.1.3 二输入异或门电路 123

7.1.4 反向器门电路 124

7.1.5 单向总线缓冲器 125

7.1.6 双向总线缓冲器 126

7.2 编码器、译码器、选择器电路 127

7.2.1 编码器的设计 127

7.2.2 译码器的设计 129

7.2.3 选择器的设计 132

7.3 运算器的设计 133

7.3.1 8位加法器设计 133

7.3.2 8位乘法器 135

7.3.3 比较器 139

第8章 时序逻辑电路设计 141

8.1 时钟信号 141

8.2 复位信号 143

8.3 触发器设计模块 144

8.4 计数器的设计 156

8.4.1 同步计数器 156

8.4.2 模可变16位加法计数器 156

8.4.3 异步计数器 158

8.5.1 只读存储器（ROM） 160

8.5 存储器的设计 160

8.5.2 随机存取存储器（RAM） 161

8.5.3 堆栈 164

第9章 状态机的设计 169

9.1 MOORE型状态机的设计 170

9.2 MEALY型状态机的设计 175

9.3 状态机设计的一般过程 176

9.4 三态门 177

第10章 仿真 179

10.1 惯性延迟 179

10.1.1 信号惯性延迟的用法 180

10.1.2 惯性延迟的规则 181

10.2 传输延迟 182

10.3 信号的延迟和延缓进程 183

10.3.1 延迟 183

10.3.2 延缓进程 184

10.4 仿真概述与仿真模块的设计 184

10.5 仿真测试程序设计 187

11.1.2 设计环境 193

11.1.1 约束条件 193

11.1 逻辑综合概述 193

第11章 综合 193

11.1.3 工艺库 194

11.1.4 逻辑综合的步骤 194

11.2 VHDL语言描述与硬件实现 195

11.2.1 VHDL类型 195

11.2.2 VHDL客体 198

11.2.3 运算符 200

11.2.4 顺序语句 200

11.2.5 并行语句 202

11.3.1 组合逻辑电路 207

11.3 VHDL语法对应的硬件器件 207

11.3.2 时序逻辑电路 209

第12章 MAX＋PLUSII开发工具 211

12.1 MAX＋PLUSII概况 211

12.1.1 MAX＋PLUSII的安装 211

12.1.2 MAX＋PLUSII对VHDL的支持 212

12.1.3 MAX＋PLUSII的设计 212

12.2 MAX＋PLUSII系统的使用 213

13.1 数字电子钟 235

第13章 VHDL设计实例 235

13.2 可编程并行接口适配器 243

13.2.1 a8255的一般特征与概述 243

13.2.2 a8255的控制寄存器和工作方式 245

13.2.3 a8255的结构设计 246

13.3 全双工异步接收发送器的设计 250

13.3.1 顶层设计 251

13.3.2 低层次的设计 252

附录 VHDL标准包集合文件 258

参考文献 287