DSPs原理及应用教程PDF电子书下载

第一部分 DSPs概论与TMS320C6201/6701基本结构第1章 实时数字信号处理与DSPs芯片 3

1.1　实时数字信号处理 3

1.1.1　实时数字信号处理对DSPs的要求 3

1.1.2　DSPs处理器与模拟信号处理电路的比较 4

1.1.3　DSPs处理器与通用处理器的比较 4

1.2　DSPs的发展历史 6

1.2.1 初期的DSP结构和第一代DSPs产品 6

1.2.2　第二代增强的DSPs 7

1.2.3　第三代DSPs的创新设计 7

1.2.4 当今DSP技术的新特点和应用领域 8

1.3 Texas Instruments公司的DSPs 12

1.4 TI DSPs的开发环境和工具 13

1.4.1 Texas Instrument公司的CCS开发工具 14

1.4.2 MATLAB DSP模块对TI DSPs的支持 14

1.4.3 LabView DSP模块对TI DSPs的支持 15

第2章 TMS320C6201/6701的基本结构与指令集 16

2.1 中央处理单元 16

2.1.1 中央处理单元基本结构 16

2.1.2　数据通路 18

2.1.3　控制寄存器组 22

2.1.4 TMS320C6701扩充控制寄存器组 30

2.2　片内程序和数据存储器 35

2.2.1 片内程序和数据存储器的基本结构 35

2.2.2　程序存储器控制器 36

2.2.3　片内程序存储器 37

2.2.4 由DMA控制器对片内程序存储器的寻访 38

2.2.5　数据存储器控制器 39

2.2.6　片内数据存储器 41

2.2.7 DMA控制器寻访片内程序存储器 43

2.3　片外存储器接口 43

2.3.1 片外存储器接口的基本结构 43

2.3.2 片外存储器接口的接口信号 44

2.3.3　片外存储器接口寄存器 46

2.3.4 SDRAM接口 51

2.3.5 SBSRAM接口 54

2.3.6　异步存储器接口 55

2.4　直接存储器访问控制器 56

2.4.1　直接存储器访问控制器的基本结构 56

2.4.2　直接存储器访问技术术语与功能特点 57

2.4.3　直接存储器访问寄存器 58

2.4.4　直接存储器访问数据块传输 59

2.4.5　直接存储器访问特殊操作方式 60

2.5 流水线 61

2.5.1 TMS320C6201/6701流水线的基本结构 61

2.5.2　流水线对应不同指令形式的执行模式 67

2.5.3　流水线运行注意事项 70

2.6 多通道缓冲串口 71

2.6.1 TMS320C6201/6701多通道缓冲串口的技术特性 71

2.6.2　多通道缓冲串口的接口信号 72

2.6.3 多通道缓冲串口的寄存器 73

2.6.4　数据的发送与接收 80

2.6.5　多通道选择操作 86

2.7　通用定时器 90

2.7.1TMS320C6201/6701通用定时器基本技术特性 90

2.7.2　通用定时器的运行 93

2.8　中断选择器 95

2.8.1 TMS320C6201/6701中断选择器的基本特性 95

2.8.2　中断服务表 98

2.8.3　中断设置流程 100

2.8.4 中断嵌套 101

2.8.5 陷阱 102

2.9　芯片模式、时钟与电源配置 103

2.9.1 TMS320C6201/6701芯片模式配置概述 103

2.9.2 TMS320C6201/6701复位 103

2.9.3　芯片模式配置 104

2.9.4　输入时钟模式配置 105

2.9.5　端格式配置 107

2.9.6　Power-Down模式配置 108

2.9.7 JTAG接口 108

2.10　指令集 109

2.10.1 TMS320C62x和TMS320C67x指令集概述 109

2.10.2　指令集的格式与规则 110

2.10.3 指令集 119

第3章 DSPs主机端口的原理及应用 120

3.1 概述 120

3.2 HPI的信号描述 121

3.3 HPI寄存器 124

3.4 HPI的总线操作 126

3.4.1　锁存控制信号 128

3.4.2 HPID寄存器读操作 128

3.4.3 HPID寄存器写操作 128

3.4.4 HPIC或HPIA寄存器访问 129

3.5 HPI的存取操作 129

3.5.1　不带地址自增益的读操作 129

3.5.2　带地址自增益的读操作 131

3.5.3 HPI的写操作 133

3.6 HPI的自举加载操作 134

3.7 HPI应用实例 135

第二部分 DSPs核心系统硬件设计 143

第4章 SDRAM在核心系统中与DSP EMIF的接口和地址分配 143

4.1 TMS320C6201/6701 EMIF与SDRAM接口的设计原理 143

4.1.1 TMS320C6201/6701兼容的SDRAM类型 143

4.1.2 TMS320C6201/6701 EMIF与SDRAM接口特点 144

4.1.3 TMS320C6201/6701 EMIF与SDRAM接口信号 144

4.2 SDRAM（MT48LC4M16A2）的工作原理、主要参数和时序 145

4.2.1 SDRAM器件MT48LC4M16A2简介 145

4.2.2 MT48LC4M16A2的操作 147

4.2.3 SDRAM接口时序 152

4.3 EMIF与SDRAM（MT48LC4M16A2）的接口逻辑 153

4.3.1 TMS320C6201/6701与MT48LC4M16A2的硬件接口 153

4.3.2 TMS320C6201/6701与MT48LC4M16A2接口的寄存器配置 155

4.3.3 EMIF与MT48LC4M16A2接口的初始化程序 157

4.4 SDRAM在DSP核心系统中的地址分配 158

4.5 SDRAM的操作电源、功耗和封装 159

第5章 SBSRAM在核心系统中与DSP EMIF的接口和地址分配 161

5.1 TMS320C6201/6701 EMIF与SBSRAM接口的设计原理 161

5.1.1 TMS320C6201/6701 EMIF与SBSRAM接口特点 161

5.1.2 TMS320C6201/6701 EMIF与SBSRAM接口信号 161

5.2 SBSRAM（MT58L256L32P）的工作原理、主要参数和时序 162

5.2.1 SBSRAM器件MT58L256L32P简介 162

5.2.2 SBSRAM（MT58L256L32P）的操作 164

5.2.3 SBSRAM接口时序 165

5.3 EMIF与SBSRAM（MT58L256L32P）的接口逻辑 166

5.3.1 TMS320C6201/6701与MT58L256L32P的硬件接口 166

5.3.2 TMS320C6201/6701与MT58L256L32P接口的寄存器配置 167

5.3.3 与MT58L256L32P接口的EMIF初始化程序 168

5.4 SBSRAM在DSP核心系统中的地址分配 169

5.5 MT58L256L32P的操作电源、功耗和封装 169

第6章 FlashROM在核心系统中与DSP EMIF的接口和地址分配 171

6.1 TMS320C6201/6701 EMIF与FlashROM接口的设计原理 171

6.1.1 TMS320C6201/6701 EMIF的异步接口信号 171

6.1.2 TMS320C6201/6701 EMIF的ROM模式 172

6.2 FlashROM（AM29LV160DB）的工作原理、主要参数和时序 172

6.2.1 FlashROM器件AM29LV160DB简介 172

6.2.2 AM29LV160DB功能和通用命令 173

6.3 EMIF与Flash（AM29LV160DB）的接口逻辑 179

6.3.1 TMS320C6201/6701与AM29LV160DB的硬件接口 179

6.3.2 TMS320C6201/6701与AM29LV160DB接口的寄存器配置 180

6.3.3 TMS320C6201/6701与AM29LV160DB接口的软件控制 182

6.3.4　相关程序 184

6.4 Flash在DSP核心系统中的地址分配 188

6.5 Flash的操作电源、功耗和封装 189

第7章 FIFO在核心系统中与DSP EMIF的接口和地址分配 190

7.1 TMS320C6201/6701 EMIF与FIFO接口的设计原理 190

7.2 FIFO（CY7C4245-10ASC）的工作原理、主要参数和时序 191

7.2.1 FIFO类型器件CY7C4245-10ASC简介 191

7.2.2 CY7C4245-10ASC的操作 193

7.3 EMIF与FIFO（CY7C4245-10ASC）的接口逻辑 194

7.3.1 TMS320C6201/6701与CY7C4245-10ASC的硬件接口 194

7.3.2 TMS320C6201/6701与CY7C4245-10ASC接口的寄存器配置 195

7.4 FIFO在DSP核心系统中的地址分配 196

7.5 FIFO的操作电源、功耗和封装 196

第8章 DSP核心系统和其他技术 198

8.1 Reset电路 198

8.1.1Reset电路的功能 198

8.1.2　复位电路的分析 198

8.1.3　复位时间的确定 199

8.2　时钟电路 199

8.2.1 PLL倍频模式 200

8.2.2　时钟电路图 201

8.3　电源系统设计 202

8.3.1　加电次序设计 203

8.3.2　供电系统设计 203

8.4 BGA封装与焊接 204

8.5 TMS320C6201/6701 PCB布局及电源去耦合电容 205

8.6 TMS320C6201/6701的散热 207

8.7 JTAG调试技术和接口设计 209

第三部分 DSP软件调试技术 213

第9章 利用CCS开发DSP程序 213

9.1　开发程序前的准备 213

9.1.1　安装TMS320C6201/6701的硬件仿真设备 213

9.1.2　新建一个工程文件 214

9.1.3 向工程中添加各类文件 217

9.2 用CCS的基本工具开发DSP程序 218

9.2.1　使用基本调试工具 218

9.2.2　修改编译选项及更改语法错误 219

9.2.3　使用断点和观察窗口 221

9.2.4　使用文件输入输出探针 223

9.2.5　使用图形工具显示图形 224

第10章 利用TMS320C6201/6701核心系统的定浮点运算程序的设计与分析 228

10.1　DSP的定、浮点表示方式 228

10.1.1　定点表示方式 228

10.1.2 IEEE标准的浮点数表示方式 229

10.2　定点小数乘法程序的设计与分析 229

10.2.1　定点小数乘法程序的设计 229

10.2.2　程序的运行分析（存储器、寄存器、单步运行方式） 230

10.3 64位整数加减法程序的设计与分析 234

10.3.1 64位整数加减法程序的设计 234

10.3.2　程序的运行分析 235

10.4　浮点运算程序的设计与分析 236

10.4.1 浮点乘除法运算程序的设计 236

10.4.2　程序的运行分析 237

第11章 利用TMS320C6201/6701核心系统的FFT运算程序的设计与分析 239

11.1 FFT运算的原理 239

11.2 FFT运算程序的设计 241

11.2.1 主程序 241

11.2.2　倒序子程序 241

11.2.3 FFT算法子程序 242

11.3　程序的运行分析 243

11.3.1　设置断点 243

11.3.2　添加Watch Window观察变量 243

11.3.3　单步运行程序 243

11.3.4 添加View Graph比较输入输出波形 244

第12章 IIR和FIR数字滤波器程序的设计与仿真 246

12.1 数字滤波器的表示方法 246

12.2 IIR数字滤波器DSP程序的设计 247

12.3 用CCS对IIR数字滤波器程序进行仿真 248

12.4 FIR数字滤波器程序的设计 250

12.5 用CCS对FIR数字滤波器程序进行仿真 251

第13章 基于DSP/BIOS测试FIR数字滤波器程序 254

13.1　DSP/BIOS功能及其组件 254

13.1.1 DSP/BIOS实时库和API 254

13.1.2 DSP/BIOS的配置工具 255

13.1.3　DSP/BIOS插件——实时分析工具 256

13.2　DSP/BIOS测试模块——LOG 257

13.3　DSP/BIOS测试模块——STS 258

13.4 用DSP/BIOS模块测试FIR数字滤波器程序 259

13.4.1 创建关于FIR数字滤波器程序的DSP/BIOS工程文件 259

13.4.2 为FIR数字滤波器程序添加DSP/BIOS模块函数 260

13.4.3 为FIR数字滤波器程序添加DSP/BIOS模块对象 263

13.4.4 用统计观察窗观察F1R数字滤波器程序的统计数据 264

13.4.5 用Message Log显示FIR数字滤波器程序的统计信息 267

附录 269

附录A　指令表 269

A-1 TMS320C62x/C67x定点指令集表 269

A-2 TMS320C67x浮点指令集表 276

附录B　程序代码 278

B-1 部分用于熟悉CCS基本操作的程序 278

B-2 FFT主程序及其子程序 282

B-3 IIR数字滤波器程序及其相关程序 284

B-4 FIR数字滤波器程序及其相关程序 290

B-5 基于DSP/BIOS的数字滤波器构造程序 291

附录C DSPs Main Words Dictionary 292

附录D TMS320C6201/6701核心系统电路结构内容索引 298

参考文献 299