模拟电路版图艺术PDF电子书下载

第1章　器件物理 1

1.1 半导体 1

1.1.1　产生与复合 3

1.1.2　非本征半导体 6

1.1.3　扩散与漂移 8

1.2　PN结 9

1.2.1　耗尽区 10

1.2.2　PN二极管 12

1.2.3 肖特基二极管 14

1.2.4　齐纳二极管 16

1.2.5　欧姆接触 17

1.3　双极结型晶体管 19

1.3.1 β 21

1.3.2　I-V特性 22

1.4　MOS晶体管 23

1.4.1 阈值电压 25

1.4.2　I-V特性 27

1.5　结型场效应管 29

1.6　总结 31

1.7 习题 32

第2章　半导体制造 33

2.1 硅制造 33

2.1.1　晶体的生长 33

2.1.2 晶圆制造 34

2.1.3　硅晶体结构 35

2.2　光刻 36

2.2.1　光刻胶 37

2.2.2　光掩膜和母版 37

2.2.3 图案形成 39

2.3　氧化物的生长和去除 39

2.3.1　氧化物的生长和沉积 39

2.3.2　氧化物的去除 41

2.3.3　氧化层的增长和去除的其他效应 43

2.3.4 局部硅氧化（LOCOS） 44

2.4　扩散与离子注入 46

2.4.1　扩散 47

2.4.2　扩散的其他作用 49

2.4.3　离子注入 51

2.5　硅沉积 53

2.5.1　外延 53

2.5.2　多晶硅沉积 55

2.6　金属层制作 55

2.6.1　铝的沉积与去除 56

2.6.2　难熔的防护金属 57

2.6.3　硅化物 59

2.6.4　层间氧化物、层间氮化物和保护层 60

2.7　封装 61

2.7.1　贴装与焊接 63

2.7.2　封装 66

2.8　总结 66

2.9　习题 66

第3章　代表性工艺 68

3.1　标准双极型 68

3.1.1　基本特征 69

3.1.2　制造工序 69

3.1.3　可用器件 74

3.1.4　工艺扩展 81

3.2　多晶硅栅CMOS 84

3.2.1　基本特征 85

3.2.2　制造工序 86

3.2.3　可用器件 92

3.2.4　工艺扩展 97

3.3　模拟BiCMOS 101

3.3.1　基本特征 101

3.3.2　制作顺序 103

3.3.3　可利用器件 109

3.4　总结 113

3.5 习题 114

第4章　失效机理 116

4.1 电气过载 116

4.1.1　静电放电（ESD） 116

4.1.2 电迁徙 119

4.1.3　天线效应 120

4.2 　污染 121

4.2.1 干腐蚀 122

4.2.2　可移动离子污染 123

4.3　表面影响 126

4.3.1　热载流子注入 126

4.3.2　寄生沟道和电荷散布 129

4.4　寄生参数 137

4.4.1　衬底失偏 138

4.4.2　少数载流子注入 141

4.5 总结 151

4.6 习题 152

第5章 电阻 154

5.1　电阻率和方块电阻 154

5.2　电阻的版图 156

5.3　电阻可变性 160

5.3.1 工艺变化 160

5.3.2　温度变化 161

5.3.3　非线性 162

5.3.4　接触电阻 164

5.4　电阻的寄生效应 165

5.5　各种电阻的比较 168

5.5.1　基区电阻 168

5.5.2 射区电阻 169

5.5.3　基区夹扁电阻 171

5.5.4　高方块值电阻 171

5.5.5　外延区夹扁电阻 174

5.5.6 金属电阻 175

5.5.7　多晶硅电阻 176

5.5.8 NSD和PSD电阻 178

5.5.9　N阱电阻 179

5.5.10　薄膜电阻 180

5.6　调整电阻值 181

5.6.1 可调电阻 181

5.6.2　微调电阻 184

5.7 总结 190

5.8 习题 191

第6章 电容 193

6.1 电容量 193

6.2　电容的变化 199

6.2.1 工艺变化 199

6.2.2　电压调制与温度变化 200

6.3　电容的寄生效应 202

6.4　可用电容的比较 204

6.4.1　基极-发射极结电容 204

6.4.2　MOS电容 206

6.4.3　多晶硅-多晶硅电容 208

6.4.4 电容器的种种变型 210

6.5 总结 211

6.6 习题 212

第7章 电容与电阻的匹配 213

7.1 失配测量 213

7.2　失配的起因 215

7.2.1　随机统计起伏 216

7.2.2　工艺偏差 217

7.2.3 图形移位 219

7.2.4　多晶硅刻蚀速率的改变 221

7.2.5　相互扩散作用 223

7.2.6　应力梯度和封装偏移 225

7.2.7　温度梯度和热电效应 235

7.2.8　静电相互作用 240

7.3　器件匹配的规则 247

7.3.1　电阻匹配规则 247

7.3.2　电容匹配规则 251

7.4　总结 254

7.5 习题 255

第8章　双极型晶体管 257

8.1　有关双极型晶体管工作的讨论 257

8.1.1　β值的下降 258

8.1.2　雪崩击穿 259

8.1.3　热崩和二次击穿 261

8.1.4　NPN型晶体管的饱和 263

8.1.5　横向PNP晶体管的饱和 266

8.1.6　双极型晶体管的寄生效应 268

8.2　标准双极型小信号晶体管 270

8.2.1　标准双极型NPN晶体管 271

8.2.2　标准双极型衬底PNP晶体管 276

8.2.3　标准双极型横向PNP晶体管 280

8.2.4　高压双极型晶体管 287

8.3　可供选择的小信号双极型晶体管 289

8.3.1　标准双极型硅工艺的扩展 289

8.3.2　模拟BiCMOS双极型晶体管 291

8.3.3　CMOS工艺中的双极型晶体管 294

8.3.4　先进工艺的双极型晶体管 295

8.4　总结 298

8.5 习题 299

第9章　双极型晶体管应用 301

9.1　功率双极型晶体管 302

9.1.1　NPN功率晶体管的失效机理 302

9.1.2　功率NPN晶体管的版图设计 307

9.1.3　饱和度检测与限制 315

9.2　双极型晶体管的匹配 318

9.2.1　随机变化 319

9.2.2　发射极负反馈 321

9.2.3 N型掩埋层阴影区（NBL Shadow） 323

9.2.4　热梯度 324

9.2.5　应力梯度 328

9.3　双极型晶体管的匹配规则 330

9.3.1 匹配NPN晶体管的设计规则 331

9.3.2　横向PNP晶体管的匹配设计规则 333

9.4 总结 336

9.5 习题 336

第10章 二极管 339

10.1　基于标准双极型工艺的二极管 339

10.1.1 二极管接法的晶体管 339

10.1.2　齐纳二极管 341

10.1.3 肖特基二极管 347

10.2　基于CMOS工艺和BiCMOS工艺的二极管 352

10.3 匹配二极管 354

10.3.1　PN二极管匹配 354

10.3.2　齐纳管匹配 355

10.3.3　肖特基管匹配 356

10.4　总结 357

10.5　习题 357

第11章　MOS晶体管 359

11.1　基本概念 360

11.1.1　MOS晶体管模型 360

11.1.2　MOS管的寄生参数 366

11.2 自对准多晶硅栅极CMOS晶体管 371

11.2.1　对MOS晶体管编码 372

11.2.2　N阱和P阱工艺 373

11.2.3　沟道停止 376

11.2.4　阈值调整注入 377

11.2.5　晶体管的收缩 380

11.2.6　变体结构 383

11.2.7　背栅接触孔 388

11.3 总结 391

11.4 习题 391

第12章　MOS晶体管应用 393

12.1　扩压晶体管 393

12.1.1 LDD和DDD晶体管 394

12.1.2　漏极延伸晶体管 397

12.1.3　多类栅极氧化 400

12.2　功率MOS晶体管 401

12.2.1　传统的MOS功率晶体管 404

12.2.2　DMOS晶体管 411

12.3　JFET晶体管 416

12.3.1 JEFT模型 416

12.3.2 JFET版图 417

12.4　MOS晶体管匹配 421

12.4.1　几何因素 422

12.4.2　扩散和蚀刻的影响 424

12.4.3　热和应力效应 427

12.4.4　MOS晶体管的共质心版图 429

12.5　MOS管匹配规则 433

12.6　总结 436

12.7 习题 436

第13章　专题讨论 439

13.1　合并的器件 439

13.1.1　含缺陷的器件合并 440

13.1.2　成功的器件合并 444

13.1.3　低风险合并的器件 446

13.1.4　含中等程度风险的器件合并 447

13.1.5　设计新的合并器件 448

13.2　保护环 449

13.2.1　标准的双极型电子保护环 450

13.2.2　标准双极型工艺的空穴保护环 451

13.2.3 CMOS和BiCMOS中的保护环 452

13.3　单层互连 454

13.3.1　模仿版图和棒状图 455

13.3.2　交叉连线技术 457

13.3.3 隧道类型 458

13.4　构建焊盘环 460

13.4.1　划片槽和校准标识符 460

13.4.2　键合焊盘、修正焊盘和测试焊盘 462

13.4.3　静电保护结构 465

13.4.4　选择ESD结构 477

13.5 习题 479

第14章　装配芯片 483

14.1　芯片规划 483

14.1.1　单元面积的估算 483

14.1.2　芯片面积估算 487

14.1.3 毛利率 489

14.2 布局 490

14.3　顶层互连 495

14.3.1　通道式布线的基本原则 496

14.3.2　特别的布线技巧 498

14.3.3 电迁徙 501

14.3.4　最小化应力影响 503

14.4　总结 505

14.5 习题 505

附录A　文中的缩写表 508

附录B　立方晶体的密勒指数 511

附录C　版图规则实例 514

C.1　标准双极型工艺规则 514

C.2 多晶硅栅极CMOS工艺规则 515

C.3　版图规则语法 518

附录D　数学推导 521

附录E　版图编辑软件的来源 526

中英文名词对照表 527