面向数字系统综合的Verilog编码风格PDF电子书下载

第1章 概论 1

参考文献 4

第2章 基本语法结构 5

2.1 预备知识 5

2.1.1 标识符 5

2.1.2 运算符 5

2.1.3 值 6

2.1.4 表达式 6

2.2 数据类型 6

2.2.1 连线型 6

2.2.2 寄存器型 7

2.2.3 整型 7

2.2.4 实型 7

2.2.5 时间 7

2.2.6 事件 8

2.2.7 位矢量 8

2.2.8 拼接和复制 8

2.2.9 数组 8

2.2.10 参数 9

2.2.11 编译预处理指令 9

2.3 模块 10

2.3.1 端口连接规则 11

2.3.2 端口列表 11

2.3.3 层级名 12

2.4 结论 13

练习 13

参考文献 14

第3章 结构和行为描述 15

3.1 概述 15

3.2 基本门 15

3.2.1 采用基本门组成的结构化模块 16

3.2.2 用户自定义元件 18

3.3 建模层次 19

3.4 编码风格 20

3.5 可综合的运算符 21

3.6 连续赋值语句 22

练习 27

参考文献 30

第4章 仿真 31

4.1 仿真器的种类 31

4.2 VCS仿真器的使用 32

4.3 测试平台（testbenches） 33

4.4 调试 36

练习 36

第5章 过程描述 38

5.1 always块 38

5.1.1 块语句 38

5.1.2 多周期执行的always块 39

5.2 函数和任务 39

5.3 阻塞型和非阻塞型赋值 41

5.4 控制结构 42

5.4.1 IF语句 42

5.4.2 循环语句 43

5.4.3 举例 43

5.5 条件结构的综合 45

5.6 举例——组合逻辑模块 47

5.7 触发器与锁存器 50

5.8 存储器 55

5.9 总结 57

练习 57

参考文献 61

第6章 单个模块的设计方法 62

6.1 概述 62

6.2 基本设计方法 62

6.3 设计规格 63

6.4 构建设计 64

6.5 设计实例1——一个简单的减法计数器 66

6.5.1 设计规格 66

6.5.2 确定控制策略 66

6.5.3 确定RTL级结构 66

6.5.4 用Verilog描述设计 68

6.5.5 验证设计的正确性 69

6.6 设计实例2——无符号并-串乘法器 70

6.6.1 确定控制策略 71

6.6.2 确定RTL结构 71

6.6.3 用Verilog描述设计 72

6.7 定义触发器的另一种方法 74

6.8 普遍存在的问题以及解决方法 75

6.8.1 额外锁存器 75

6.8.2 不完整的同步定义（敏感列表） 76

6.8.3 线或逻辑的无意识产生 77

6.8.4 循环结构的不正确使用 78

6.9 调试方法 79

6.10 总结 80

练习 80

第7章 单个模块的验证 85

7.1 概述 85

7.2 测试向量源 85

7.3 测试平台的编写方法 86

7.3.1 绝对时间和相对时间 86

7.3.2 读取测试向量文件 87

7.4 综合后验证 88

7.5 形式验证 88

7.5.1 等价性检测 88

7.5.2 模型检测 90

7.6 系统级验证 90

7.7 总结 91

练习 91

第8章 有限状态机风格 93

8.1 概述 93

8.2 状态机的综合 93

8.2.1 经典模型 93

8.2.2 直接描述风格 94

8.2.3 间接描述风格 96

8.3 举例 97

练习 105

参考文献 106

第9章 控制点编码风格 107

9.1 概述 107

9.2 参数化模块的例化 107

9.3 控制点描述风格 108

9.4 使用厂家的单元 110

9.5 结论 113

练习 114

参考文献 115

第10章 复杂度管理——大型设计 116

10.1 上层设计的步骤 116

10.2 设计划分 119

10.3 控制器设计风格 120

10.4 直接编码风格举例——运动估计器 121

10.5 间接描述方式举例——高速缓冲存储器Cache 127

10.6 另一个间接方式描述举例——MIPS200 135

10.6.1 MIPS200测试 145

10.6.2 对MIPS200 testbench的说明 145

10.6.3 MIPS的RTL和控制点描述 146

10.7 总结 147

练习 147

参考文献 150

第11章 时序、面积及功耗的优化 151

11.1 概述 151

11.2 设计中的时序问题 151

11.2.1 延时计算 153

11.2.2 边沿触发器的时序设计 154

11.2.3 锁存器的时序设计 156

11.2.4 时序意识的设计 158

11.3 低功耗设计 159

11.3.1 CMOS电路中的功耗 160

11.3.2 针对低功耗的设计技术 160

11.3.3 低功耗设计中的CAD工具 163

11.4 设计中的面积问题 163

11.5 总结 165

练习 165

参考文献 167

第12章 设计编译 168

12.1 概述 168

12.2 运行实例——闹钟 169

12.3 建立 173

12.4 调用综合 175

练习 183

参考文献 184

第13章 面向标准单元的综合 185

13.1 概述 185

13.2 综合流程 190

13.3 总结 194

练习 195

参考文献 195

第14章 面向FPGA的综合 196

14.1 以现场可编程门阵列（FPGA）作为目标工艺 196

14.2 Altera工具的使用 198

14.3 Xilinx工具的使用 199

14.4 存储器阵列的实现 202

14.4.1 用查找表作为存储器（例如Xilinx） 202

14.4.2 用内嵌阵列块作为存储器（例如Altera） 203

14.5 用内嵌阵列作为ROM 206

14.6 FPGA报告 207

14.7 门级仿真 209

14.7.1 一些常见的疑惑 211

14.7.2 下载应用设计 212

14.8 总结 212

练习 212

参考文献 213

第15章 门级仿真与测试 214

15.1 ad-hoc测试技术 214

15.2 综合中的扫描插入 215

15.3 内建自测试 216

练习 222

参考文献 222

第16章 其他编码风格 224

16.1 概述 224

16.2 行为编译器风格 224

16.2.1 布斯乘法器 232

16.2.2 行为编译器——总结 232

16.3 自定时风格 233

16.4 封装风格 239

16.5 未来HDL的发展 242

练习 243

参考文献 243

第17章 混合设计技术 245

17.1 概述 245

17.2 数字／模拟 245

17.3 硬件／软件 249

17.3.1 大规模硬件设计的仿真 249

17.3.2 软／硬件协同设计 250

17.3.3 嵌入核的设计 251

17.3.4 SOC（System-On-a-Chip）的设计语言 252

17.4 举例 253

参考文献 255

附录 Verilog设计实例 257