计算机组成与设计 修订版PDF电子书下载

第1章 计算机组成及其技术概论 1

1.1 引言 1

1.1.1 计算机应用分类及其特点 2

1.1.2 读者能从本书中学到什么 4

1.2 计算机语言与软件系统 5

1.3 计算机硬件系统 8

1.3.1 鼠标 8

1.3.2 图形显示器 9

1.3.3 主板及其所安装的硬件 10

1.3.4 外存储器 12

1.3.5 计算机网络 14

1.4 集成电路及其发展 15

1.5 计算机发展历史及发展阶段划分 17

1.5.1 第一台电子计算机 17

1.5.2 计算机的商业发展 19

1.5.3 嵌入式计算机的发展 19

1.5.4 计算机发展阶段及其年代划分 20

1.6 本章小结 21

1.7 关键术语中英文对照表 22

1.8 习题 23

第2章 基本逻辑电路 27

2.1 概述 27

2.2 门电路，真值表，以及逻辑等式 27

2.2.1 真值表 28

2.2.2 逻辑代数 28

2.2.3 门电路 29

2.3 组合逻辑 30

2.3.1 译码器 30

2.3.2 编码器 31

2.3.3 多路选择器 31

2.3.4 可编程逻辑阵列PLA（programmable logic array）—两级与或逻辑实现 32

2.3.5 ROM 35

2.3.6 无关项 36

2.3.7 逻辑元件阵列 37

2.4 时钟 38

2.5 存储器与存储元器件 40

2.5.1 触发器和锁存器 40

2.5.2 寄存器文件 42

2.5.3 SRAM 44

2.5.4 DRAM 47

2.5.5 差错的检查和纠正 49

2.6 有限状态机 50

2.6.1 有限状态机 50

2.7 定时方法学 53

2.7.1 电平触发定时 55

2.7.2 异步输入和同步器 55

2.8 小结 57

2.9 关键术语中英文对照表 57

2.10 习题 58

第3章 指令系统 61

3.1 概述 61

3.2 计算机硬件的操作指令 61

3.3 计算机硬件的操作数 63

3.3.1 操作数在寄存器中 63

3.3.2 存储器操作数—操作数在存储器中 63

3.3.3 立即数操作数—指令格式中的常数 66

3.4 计算机指令格式 68

3.5 逻辑操作 73

3.6 决策指令 77

3.7 计算机硬件对子程序的支持 83

3.8 计算机对字符的处理 90

3.9 其他类型的MIPS寻址方式 93

3.10 程序的运行过程 100

3.10.1 编译 101

3.10.2 汇编 101

3.10.3 链接目标代码 102

3.10.4 把程序装入内存中 104

3.10.5 动态链接库 105

3.11 编译器优化 107

3.11.1 高层次优化 108

3.11.2 局部优化和全局优化 108

3.11.3 理解程序性能 110

3.11.4 全局代码优化 110

3.11.5 优化技术总结 110

3.12 综合程序范例 111

3.12.1 子程序swap 111

3.12.2 子程序sort 113

3.13 数组和指针的比较 117

3.14 实例分析：IA32指令集 120

3.14.1 IBM/Motorola PowerPC 120

3.14.2 Intel IA32 122

3.15 指令集发展历史 128

3.15.1 累加器体系结构 128

3.15.2 通用寄存器体系结构 129

3.15.3 紧凑编码和堆栈体系结构 130

3.15.4 高级语言计算机体系结构 131

3.15.5 精简指令集计算机体系结构 131

3.15.6 80x86的历史简介 131

3.16 本章小结 132

3.17 关键术语中英文对照表 134

3.18 习题 134

第4章 计算机算术 143

4.1 概述 143

4.2 有符号和无符号数 143

4.3 加减法运算 149

4.4 构造算术逻辑单元 153

4.4.1 1位ALU 154

4.4.2 32位ALU 156

4.4.3 先行进位 162

4.5 乘法 166

4.5.1 乘法运算基本原理 166

4.5.2 有符号数乘法 172

4.5.3 快速乘法 176

4.5.4 MIPS的乘法运算 177

4.6 除法 178

4.6.1 第一代除法算法和硬件实现 179

4.6.2 第二代除法算法和硬件实现 181

4.6.3 第三代除法算法和硬件实现 182

4.6.4 有符号数除法 183

4.6.5 快速除法 184

4.6.6 MIPS除法指令 184

4.7 浮点数运算 187

4.7.1 浮点数的表示法 187

4.7.2 浮点数加法 191

4.7.3 浮点数乘法 194

4.7.4 MIPS的浮点数指令 196

4.7.5 精确运算 201

4.7.6 浮点运算小结 202

4.8 本章小结 204

4.9 关键术语中英文对照表 207

4.10 习题 207

第5章 处理器：数据通路和控制器 213

5.1 引言 213

5.1.1 指令的执行过程 214

5.1.2 逻辑约定和时钟 216

5.1.3 MIPS指令子集的实现 216

5.2 建立数据通路 217

5.2.1 所需要的主要功能部件 217

5.2.2 执行R类型指令所需的功能部件 218

5.2.3 存取指令所需的功能部件 219

5.2.4 条件转移指令所需的功能部件 221

5.2.5 一个复合功能的数据通路 222

5.3 一个简单的实施方案 224

5.3.1 ALU控制单元设计 225

5.3.2 设计主控制器 228

5.3.3 指令执行过程分析——数据通路的操作 231

5.3.4 设计单时钟周期控制器 240

5.3.5 用门电路实现主控函数 243

5.3.6 为什么不使用单时钟周期实现 243

5.4 多时钟周期的实现 245

5.4.1 多时钟周期数据通路及控制信号 245

5.4.2 多时钟周期的指令执行过程 252

5.4.3 多时钟周期CPU控制器设计 256

5.5 微程序设计 270

5.5.1 微指令的格式定义 271

5.5.2 编写微程序 273

5.5.3 实现微程序 276

5.5.4 使用序列发生器实现后继状态函数 277

5.5.5 微程序的硬件实现 280

5.6 异常 282

5.6.1 异常的概念 282

5.6.2 异常的处理 282

5.6.3 控制器对异常的检测 285

5.7 本章小结 286

5.8 关键字 288

5.9 习题 288

第6章 存储器层次结构 293

6.1 引言 293

6.2 Cache存储器的基本原理 295

6.2.1 直接映射 296

6.2.2 Cache的访问 297

6.2.3 空间局部性原理的利用——多字块cache 301

6.2.4 处理Cache失配 303

6.2.5 写一致性处理策略 304

6.2.6 Cache系统实例分析 305

6.2.7 支持cache的存储器系统的设计方案 306

6.3 评测与改进Cache性能 309

6.3.1 Cache对处理器性能影响的定量分析 309

6.3.2 Cache／主存映射方式 311

6.3.3 定位Cache中的块 315

6.3.4 Cache替换策略 316

6.3.5 多级Cache 316

6.4 虚拟存储器 319

6.4.1 地址变换 322

6.4.2 缺页中断 324

6.4.3 写策略 326

6.4.4 快查表 326

6.4.5 实例分析：Intrinsity FastMATH TLB 328

6.4.6 虚拟存储器、TLB、Cache之间的联系 329

6.4.7 存储保护 332

6.4.8 处理缺页中断和TLB失配 333

6.4.9 小结 338

6.5 存储层次的通用结构 338

6.5.1 问题1：如何存放块？ 339

6.5.2 问题2：如何寻找块？ 340

6.5.3 问题3：发生Cache失配时选择哪个块被替换？ 341

6.5.4 问题4：如何处理写操作？ 342

6.5.5 Cs模型 343

6.6 Pentium P4与AMD Opteron存储体系实例分析 345

6.6.1 P4和Opteron的存储体系 345

6.6.2 减少失配损失的技巧 346

6.7 本章小结 347

6.8 习题 350

第7章 处理器和外部设备接口 356

7.1 引言 356

7.2 I/O设备系统 358

7.2.1 鼠标 358

7.2.2 磁盘存储器和可靠性 359

7.3 网络 367

7.3.1 局域网 367

7.3.2 长距离网络 367

7.3.3 无线局域网 369

7.4 总线 370

7.4.1 总线分类 372

7.4.2 同步总线与异步总线 374

7.4.3 增加总线带宽 376

7.4.4 总线标准 377

7.4.5 奔腾4总线与网络案例分析 381

7.5 I/O设备与系统的接口 382

7.5.1 向I/O设备发送命令与接口的主要功能 383

7.5.2 I/O设备与处理器数据传输控制方式 384

7.6 程序中断输入输出方式 393

7.6.1 中断的作用、产生和响应 393

7.6.2 中断处理 395

7.7 DMA输入输出方式 398

7.7.1 DMA三种工作方式 399

7.7.2 DMA控制器组成 399

7.7.3 DMA的数据传送过程 400

7.8 I/O性能测量 401

7.8.1 巨型计算机I/O基准测试程序 402

7.8.2 事务处理基准测试程序 402

7.8.3 文件系统I/O基准测试程序 402

7.8.4 I/O性能与处理器性能比较 403

7.9 设计I/O系统 403

7.10 一个典型的I/O系统 405

7.11 本章小结 407

7.12 习题 408

部分参考答案 413

附录 427