集成电路认证 硬件木马与伪芯片检测PDF电子书下载

第1章 引言 1

1.1 硬件安全与信任 1

1.2 硬件木马 3

1.3 木马检测方法 5

1.4 伪造IC 10

参考文献 13

第2章 硬件木马检测：非可信的第三方IP核 16

2.1 第三方数字IP核中的硬件木马检测案例研究 16

2.1.1 形式化验证和覆盖分析 16

2.1.2 可疑信号的抑制方法 18

2.1.3 仿真结果 21

2.2 总结 25

参考文献 25

第3章 硬件木马检测：非可信的集成电路制造 26

3.1 集成电路中硬件木马检测案例研究 26

3.2 总结 32

参考文献 32

第4章 可信硬件设计：哑扫描寄存器植入 34

4.1 木马激活时间分析 34

4.2 哑扫描寄存器植入 39

4.2.1 去除罕见触发条件 41

4.2.2 哑扫描寄存器植入过程 42

4.3 翻转概率阈值分析 43

4.4 仿真结果 46

4.4.1 无哑寄存器 49

4.4.2 Pth=10×10-5 50

4.4.3 Pth=10×10-4 50

4.4.4 Pth=10×10-3 51

4.4.5 Pth=10×10-2 52

4.4.6 TE攻击分析 53

4.4.7 瞬态功耗分析 54

4.4.8 时序木马分析 55

4.5 总结 56

参考文献 56

第5章 可信硬件设计：面向布局识别的扫描单元重排 58

5.1 扫描单元重排 58

5.2 硬件木马检测与隔离流程 62

5.3 翻转活动定位分析 63

5.3.1 电路翻转活动对区域化的影响 63

5.3.2 木马功耗对区域化的影响 65

5.3.3 工艺扰动对区域化的影响 66

5.4 仿真结果 67

5.5 总结 77

参考文献 77

第6章 可信硬件设计：环形振荡器网络 79

6.1 电源噪声对振荡器的影响分析 79

6.2 RO频率与部分及全部动态电流之间的关系 82

6.3 环形振荡器网络结构 83

6.4 测试流程和统计分析 85

6.5 仿真结果和FPGA执行分析 87

6.5.1 效果展示 88

6.5.2 灵敏度分析 93

6.5.3 Spartan-6 FPGA上的实验结果 96

6.6 ASIC评估 99

6.6.1 测试IC设计 99

6.6.2 硬件木马设计 100

6.6.3 实验环境搭建 101

6.6.4 实验结果与分析 102

6.7 总结 107

参考文献 107

第7章 设计脆弱性分析 108

7.1 脆弱性分析流程 108

7.2 行为级脆弱性分析 109

7.2.1 语句难度 109

7.2.2 可观测性 113

7.2.3 行为级木马植入 114

7.3 门级脆弱性分析 116

7.3.1 门级脆弱性分析流程 116

7.3.2 门级木马植入 118

7.4 布局级脆弱性分析 120

7.5 降低电路脆弱性 122

7.6 总结 123

参考文献 123

第8章 木马防护：内置自认证程序 125

8.1 BISA结构及嵌入流程 125

8.1.1 BISA结构和功能 126

8.1.2 BISA嵌入流程 127

8.1.3 片上系统（SoC）的BISA设计 131

8.2 BISA结构分析 131

8.2.1 BISA测试覆盖率 131

8.2.2 潜在攻击 132

8.2.3 合格率 133

8.3 结果与分析 133

8.4 总结 136

参考文献 136

第9章 伪芯片：分类、评估与挑战 138

9.1 伪芯片分类 138

9.1.1 回收元件 139

9.1.2 重标识元件 139

9.1.3 过量生产元件 140

9.1.4 未达标缺陷元件 140

9.1.5 克隆元件 140

9.1.6 伪造文档元件 141

9.1.7 篡改元件 141

9.2 电子元件供应链的漏洞 141

9.3 伪芯片缺陷和检测方法 142

9.3.1 缺陷分类 142

9.3.2 检测方法分类 144

9.4 面临的挑战和机遇 146

9.4.1 研究现状 146

9.4.2 检测和防护政策 147

9.4.3 检测方法有效性评估需求 147

9.4.4 对策与研究机遇 149

9.5 总结 150

参考文献 150

第10章 伪芯片：基于片上传感器的回收IC检测与防护 152

10.1 背景 155

10.1.1 老化过程分析 155

10.1.2 反熔丝存储器 159

10.2 回收芯片检测传感器 159

10.2.1 RO传感器 160

10.2.2 AF传感器 161

10.3 结果与分析 165

10.3.1 RO传感器 165

10.3.2 AF传感器 171

10.3.3 攻击分析 173

10.4 总结 174

参考文献 174

第11章 伪芯片：路径延迟指纹 176

11.1 路径延迟衰减分析 176

11.2 基于老化的路径延迟指纹分析 179

11.3 统计数据分析 181

11.4 结果与分析 182

11.4.1 工艺和温度扰动分析 182

11.4.2 基准电路分析 187

11.5 总结 188

参考文献 188

附录 中英文对照表 189