基于Cadence的信号和电源完整性设计与分析PDF电子书下载

第1章 信号完整性 1

1.1 信号完整性的要求以及问题的产生 1

1.1.1 信号完整性的要求 1

1.1.2 信号完整性问题产生的原因 1

1.2 信号完整性问题的分类 2

1.2.1 反射 2

1.2.2 串扰 2

1.2.3 轨道塌陷 3

1.2.4 电磁干扰 3

1.3 传输线基础理论 3

1.3.1 传输线 3

1.3.2 特性阻抗的计算 4

1.3.3 传输线的分类 5

1.3.4 传输线效应 5

1.3.5 避免传输线效应的方法 6

1.4 端接电阻匹配方式 8

1.4.1 并联终端匹配 8

1.4.2 串联终端匹配 9

1.4.3 戴维南终端匹配 10

1.4.4 AC终端匹配 10

1.4.5 肖特基二极管终端匹配 11

1.4.6 多负载的端接 11

1.5 仿真模型 12

1.5.1 IBIS模型 12

1.5.2 验证IBIS模型 14

1.6 S参数 27

1.6.1 集总电路和分布电路 27

1.6.2 S参数的作用、由来和含义 27

1.6.3 S参数在电路仿真中的应用 28

1.6.4 S参数的优缺点 29

1.7 电磁场求解方法 29

1.7.1 2D求解器 30

1.7.2 2.5 D求解器 30

1.7.3 3D求解器 31

1.8 信号完整性仿真分析 32

1.8.1 反射理论及其仿真分析 32

1.8.2 串扰理论及其仿真分析 43

1.8.3 时序分析 49

1.9 本章小结 55

第2章 电源完整性 56

2.1 电源完整性的重要性 56

2.2 技术趋势 57

2.3 电源分布系统（PDS） 58

2.3.1 PDS设计的关键 58

2.3.2 目标阻抗 58

2.3.3 电压调节模块（VRM） 60

2.3.4 去耦电容器 61

2.3.5 电源平面 64

2.4 电源系统的噪声来源 65

2.4.1 开关噪声 66

2.4.2 共模噪声 66

2.4.3 电源噪声 66

2.5 Cadence PI设计方法与步骤 67

2.6 单节点仿真 68

2.6.1 设计目标 68

2.6.2 创建新PCB文件 68

2.6.3 启动电源完整性设置向导 70

2.6.4 导入PCB参数 71

2.6.5 设置仿真参数 78

2.6.6 摆放电压调节模块 82

2.6.7 选择电容器满足目标阻抗 87

2.7 多节点仿真 99

2.7.1 学习目标 99

2.7.2 打开PCB文件 100

2.7.3 初始多节点分析 101

2.7.4 去耦电容器布局 110

2.7.5 多节点仿真和分析 121

2.8 直流分析（DC Analyze） 137

2.9 交流分析（AC Analysis） 147

2.10 谐振分析 158

2.10.1 串联谐振 158

2.10.2 并联谐振 159

2.11 PDS阻抗分析 161

2.12 本章小结 162

第3章 高速时钟系统设计 163

3.1 共同时钟系统 163

3.1.1 共同时钟数据建立时序分析 163

3.1.2 共同时钟数据保持时序分析 165

3.2 源同步时钟系统 166

3.2.1 源同步时钟数据建立时序分析 167

3.2.2 源同步时钟数据保持时序分析 167

3.3 DDR3时序分析 169

3.3.1 DDR3时序指标 169

3.3.2 Cadence分析 173

3.3.3 Speed 2000分析 185

3.3.4 两种仿真流程的分析比较 196

3.3.5 实际测试 198

3.4 本章小结 200

第4章 DDR3并行总线仿真 201

4.1 高速DDRX总线概述 201

4.1.1 DDR发展 201

4.1.2 Bank和Rank 203

4.1.3 接口电平 204

4.1.4 ODT 204

4.1.5 Slew Rate Derating 205

4.1.6 Write Leveling 207

4.1.7 DDR3的新功能 207

4.2 开发板简介 208

4.3 板载DDR3的特点 210

4.4 Cadence仿真 210

4.4.1 仿真前的准备工作 210

4.4.2 数据总线的仿真分析 213

4.4.3 数据选通信号的仿真分析 218

4.4.4 地址总线的仿真分析 220

4.4.5 小结 222

4.5 布线后仿真 222

4.5.1 DDR3参数提取 222

4.5.2 DDR3信号完整性仿真 245

4.5.3 DDR3电源完整性仿真 274

4.5.4 小结 288

4.6 DDR3 SSN分析 289

4.6.1 使能DDR Simulation 289

4.6.2 设置Mesh 290

4.6.3 设置Bus Groups 290

4.6.4 设置Controller Model 295

4.6.5 设置Memory Model 301

4.6.6 设置Write仿真选项 306

4.6.7 设置Read仿真选项 310

4.6.8 生成报告 310

4.6.9 小结 311

4.7 DDR3并行总线的布线规范总结 311

4.8 本章小结 312

第5章 PCIE串行总线仿真 313

5.1 常见高速串行总线标准一览 313

5.2 串行总线结构的基本要素 321

5.3 PCIE仿真 322

5.3.1 板载PCIE简介 322

5.3.2 PCIE参数提取 325

5.3.3 PCIE信号完整性仿真 356

5.3.4 PCIE电源完整性仿真 389

5.4 PCIE的仿真、实测对比 412

5.5 本章总结 413

第6章 SFP＋串行总线仿真 414

6.1 SFP＋简介 414

6.2 差分通道建模 415

6.2.1 提取SFP＋无源通道 415

6.2.2 生成3D仿真端口 420

6.2.3 差分对的3DFEM仿真 422

6.3 通道仿真 427

6.4 SFP＋规范仿真 432

6.5 仿真与实测对比 438

6.6 电源完整性仿真 439

6.6.1 SFP＋电源介绍 439

6.6.2 直流压降分析 440

6.6.3 平面谐振分析 453

6.7 本章小结 459

第7章 PCB的板级电热耦合分析 460

7.1 电热耦合概述 460

7.1.1 电热耦合研究背景与意义 460

7.1.2 电热耦合研究现状 462

7.2 热路基础理论 463

7.2.1 传热学基本原理 463

7.2.2 热路的热阻、热容提取 466

7.2.3 热路与电路的等效 467

7.2.4 边界条件的热路建模 468

7.3 电热耦合方法 469

7.3.1 电与热的关系 469

7.3.2 电热分布方程求解 471

7.4 电热耦合分析 473

7.4.1 电热耦合分析流程 473

7.4.2 实验分析设计 474

7.4.3 实验步骤 480

7.5 实验结果分析 500

7.5.1 热路对电路的影响 500

7.5.2 电路对热路的影响 507

7.6 本章小结 509

参考文献 510