CMOS模拟集成电路版图设计与验证 基于Cadence Virtuoso与Mentor CalibrePDF电子书下载

第1章 CMOS模拟集成电路版图基础 1

1.1 CMOS工艺基础及制造流程 1

1.2 CMOS模拟集成电路设计流程 4

1.3 CMOS模拟集成电路版图定义 5

1.4 CMOS模拟集成电路版图设计流程 6

1.4.1 版图规划 7

1.4.2 设计实现 8

1.4.3 版图验证 9

1.4.4 版图完成 10

1.5 版图设计通用规则 10

1.6 CMOS模拟集成电路版图匹配设计 12

1.6.1 CMOS工艺失配机理 13

1.6.2 元器件版图匹配设计规则 14

第2章 Cadence Virtuoso版图设计工具 17

2.1 Virtuoso界面介绍 17

2.1.1 Virtuoso ClW界面介绍 17

2.1.2 Virtuoso Library Manager界面介绍 20

2.1.3 Virtuoso Layout Editor界面介绍 29

2.2 Virtuoso基本操作 41

第3章 Mentor Calibre版图验证工具 54

3.1 Mentor Calibre版图验证工具调用 54

3.2 Mentor Calibre DRC验证 57

3.2.1 Calibre DRC验证简介 57

3.2.2 Calibre DRC界面介绍 60

3.2.3 Calibre DRC验证流程举例 64

3.3 Mentor Calibre LVS验证 69

3.3.1 Calibre LVS验证简介 69

3.3.2 Calibre LVS界面介绍 70

3.3.3 Calibre LVS验证流程举例 77

3.4 Mentor Calibre寄生参数提取（PEX） 83

3.4.1 Calibre PEX验证简介 83

3.4.2 Calibre PEX界面介绍 84

3.4.3 Calibre PEX流程举例 89

第4章 CMOS模拟集成电路版图设计与验证流程 93

4.1 设计环境准备 93

4.2 反相器链电路的建立和前仿真 96

4.3 反相器链版图设计 100

4.4 反相器链版图验证与参数提取 107

4.5 反相器链电路后仿真 119

4.6 I／O单元环设计 122

4.7 主体电路版图与I／O单元环的连接 128

4.8 导出GDSII文件 132

第5章 运算放大器的版图设计与后仿真 135

5.1 运算放大器基础 135

5.1.1 运算放大器的基本特性和分类 136

5.1.2 运算放大器性能参数 141

5.2 单级运算放大器的版图设计与后仿真 142

5.2.1 单级运算放大器的版图设计 142

5.2.2 单级运算放大器的参数提取 146

5.2.3 单级运算放大器的后仿真 149

5.3 两级全差分运算放大器的版图设计与后仿真 169

5.3.1 两级全差分运算放大器的版图设计 169

5.3.2 两级全差分运算放大器的参数提取 174

5.3.3 两级全差分运算放大器的后仿真 177

第6章 带隙基准源与低压差线性稳压器的版图设计与后仿真 187

6.1 带隙基准源的版图设计与后仿真 187

6.1.1 带隙基准源基本原理 187

6.1.2 带隙基准源的版图设计 192

6.1.3 带隙基准源的参数提取 195

6.1.4 带隙基准源的后仿真 198

6.2 低压差线性稳压器的版图设计与后仿真 205

6.2.1 低压差线性稳压器的基本原理 205

6.2.2 低压差线性稳压器的版图设计 207

6.2.3 低压差线性稳压器的参数提取 210

6.2.4 低压差线性稳压器的后仿真 213

第7章 比较器电路的版图设计与后仿真 223

7.1 比较器电路基础 223

7.1.1 比较器性能参数 223

7.1.2 比较器特性分析 224

7.1.3 比较器电路结构 225

7.2 比较器电路的版图设计 228

7.3 比较器电路参数提取 234

7.4 比较器电路后仿真 236

第8章 标准I／O单元库的设计与验证 242

8.1 标准I／O单元库概述 242

8.2 I／O单元库基本电路结构 244

8.3 I／O单元库版图设计 249

8.3.1 数字I／O单元版图设计 249

8.3.2 模拟I／O单元的制作 259

8.3.3 焊盘（pad）的制作 260

8.4 电路参数提取及后仿真 262