Allegro SPB 16高速电路板设计PDF电子书下载

第1章 概述 1

1.1 Cadence简介 1

1.1.1 EDA技术的发展 1

1.1.2 Allegro软件平台概述 2

1.2 Allegro软件平台的安装 4

1.2.1 Allegro软件平台的运行环境 4

1.2.2 Allegro的安装过程 5

1.3 小结 11

第2章 初识Allegro原理图设计平台 12

2.1 Design Entry HDL的特点 12

2.2 Design Entry HDL原理图设计步骤和用户界面 14

2.2.1 原理图设计步骤 14

2.2.2 Design Entry HDL的用户界面 15

2.3 Design Entry HDL的编辑环境 21

2.3.1 设置Design Entry HDL 21

2.3.2 画面基本操作 27

2.3.3 基本编辑操作 30

2.3.4 显示操作 31

2.3.5 应用Stroke图像命令 32

2.3.6 群组（Group） 34

2.4 快捷方式 35

2.5 小结 37

第3章 创建原理图 38

3.1 原理图设计规范 38

3.1.1 规则和要求 38

3.1.2 原理图设计通用规范 38

3.1.3 原理图与PCB的对照 40

3.2 新项目的建立 41

3.2.1 启动项目管理器 41

3.2.2 项目管理器界面简介 42

3.2.3 新建设计项目 43

3.2.4 打开设计项目 45

3.2.5 设置设计项目 46

3.3 小结 49

第4章 绘制原理图 50

4.1 绘制原理图的基本设置 50

4.1.1 设置格点 50

4.1.2 基本元件的放置 51

4.1.3 编辑元件属性 53

4.1.4 组操作 53

4.2 导线的连接 54

4.2.1 Draw方式 54

4.2.2 Route方式 55

4.2.3 修改信号名称 55

4.3 总线连接 55

4.3.1 绘制总线分支线和加网络名 55

4.3.2 信号名命名规则 56

4.3.3 元件位号手工标注 58

4.3.4 元件位号的自动标注 58

4.3.5 元件位号的自动排序 59

4.3.6 添加输入／输出端口 59

4.3.7 添加电源及接地符号 59

4.3.8 放置线路节点 60

4.4 检查原理图 60

4.4.1 检查连接关系 60

4.4.2 查找元件和网络 60

4.4.3 两个不同网络名的网络连接的方法 61

4.4.4 检查单个网络名 61

4.5 小结 62

第5章 平坦式和层次式电路图的设计 63

5.1 平坦式和层次式电路图的概念以及特点 63

5.1.1 平坦式电路图 63

5.1.2 层次式电路图 65

5.2 层次式设计举例 68

5.2.1 自底向上设计层次式原理图 68

5.2.2 自顶向下设计层次式原理图 69

5.3 电路图的连接 71

5.3.1 信号交叉标注的方法 71

5.3.2 层次式设计中出模块信号的交叉标注 72

5.3.3 交叉标注注意事项 72

5.4 原理图生成模块符号 73

5.5 原理图打包 74

5.5.1 原理图打包 74

5.5.2 料单的生成和输出 76

5.5.3 电子规则检测 77

5.5.4 网表报告的生成 78

5.5.5 向PCB传递数据 78

5.6 原理图打印 79

5.6.1 设置打印机 79

5.6.2 打印输出 80

5.6.3 保存PDF文件 80

5.7 原理图文件归档 81

5.8 小结 82

第6章 Design Entry CIS设计平台介绍 83

6.1 Design Entry CIS工作界面 83

6.2 基本参数设置 84

6.2.1 颜色的设置 84

6.2.2 格点的设置 86

6.2.3 杂项的设置 87

6.3 设计模板的设置 87

6.3.1 Fonts选项卡 88

6.3.2 Title Block选项卡 89

6.3.3 Page Size选项卡 89

6.3.4 Grid Reference选项卡 90

6.3.5 Hierarchy选项卡 90

6.3.6 SDT Compatibility选项卡 91

6.4 电路图设计的基本步骤 91

6.4.1 新建设计项目 91

6.4.2 进入项目管理器窗口 92

6.4.3 启动电路图编辑模块 92

6.4.4 绘制电路图 93

6.4.5 电路图的后处理 93

6.4.6 电路图的打印输出 93

6.5 元件库和创建元件 95

6.5.1 Design Cache 96

6.5.2 新建元件 96

6.6 小结 101

第7章 Allegro原理图库管理工具——Library Explorer 102

7.1 Allegro原理图库的介绍 102

7.2 Library Explorer简介 104

7.2.1 界面的介绍 104

7.2.2 创建新的库 106

7.2.3 创建新的元件 109

7.3 Part Developer的使用 113

7.3.1 界面的介绍 113

7.3.2 元件编辑器 114

7.3.3 设置Part Developer 120

7.3.4 创建元件的方法 126

7.4 小结 126

第8章 初识PCB图设计平台 127

8.1 Cadence 16.0的PCB Editor设计界面介绍 127

8.1.1 Allegro的菜单栏 128

8.1.2 Allegro的工具栏 133

8.1.3 Allegro的控制面板 134

8.1.4 Allegro的状态窗口 136

8.1.5 Allegro的命令窗口 136

8.1.6 Allegro的画面控制 137

8.1.7 Allegro的快捷键 138

8.1.8 定义和运行脚本 139

8.2 Allegro PCB操作指令 142

8.2.1 系统参数设定 142

8.2.2 用户设计区的管理 145

8.2.3 文件管理 146

8.2.4 信息的显示 148

8.3 小结 149

第9章 常用元件概述 150

9.1 电容、电阻元件 150

9.1.1 原理图符号与PCB形式 150

9.1.2 元件简介 154

9.2 二极管元件 158

9.2.1 原理图符号与PCB形式 158

9.2.2 元件简介 161

9.3 三极管元件 162

9.3.1 原理图符号与PCB形式 163

9.3.2 元件简介 164

9.4 电感元件 165

9.4.1 原理图符号与PCB形式 165

9.4.2 元件简介 166

9.5 晶振元件 167

9.5.1 原理图符号与PCB形式 167

9.5.2 元件简介 168

9.6 IC元件 168

9.6.1 原理图符号与PCB形式 169

9.6.2 元件简介 171

9.6.3 IC元件封装形式 171

9.7 开关元件 174

9.7.1 原理图符号与PCB形式 175

9.7.2 元件简介 176

9.8 电源和地 177

9.9 小结 178

第10章 平面元件的创建 179

10.1 新元件的创建 179

10.2 封装的创建 180

10.3 逻辑管理脚的添加 181

10.4 管脚图的指定 184

10.5 电源管脚的处理 186

10.6 映射的管脚 187

10.7 符号的创建 189

10.8 校验元件 192

10.9 小结 192

第11章 元件的封装和编辑修改 193

11.1 从PDF文档创建元件 193

11.2 创建复合封装的元件 200

11.3 创建不对称封装的元件 203

11.4 元件的修改 208

11.4.1 逻辑管脚的修改 208

11.4.2 封装的修改 213

11.4.3 符号的修改 217

11.5 元件列表编辑器 218

11.5.1 启动元件列表编辑器并创建列表文件 218

11.5.2 修改元件列表 221

11.6 元件模板的使用 223

11.6.1 模板的创建 223

11.6.2 模板的调用 225

11.6.3 根据模板校验元件 226

11.6.4 从元件中提取模板 228

11.7 小结 229

第12章 PCB零件库焊盘的创建 230

12.1 焊盘的创建 230

12.1.1 焊盘特性简介 230

12.1.2 焊盘编辑器Pad Designer简介 231

12.2 焊盘的制作 237

12.2.1 焊盘的命名规则 237

12.2.2 贴片焊盘的制作 238

12.2.3 通孔焊盘的制作 242

12.2.4 盲／埋孔焊盘的制作 246

12.3 小结 252

第13章 PCB零件库封装的创建 253

13.1 简单介绍PCB中的封装类型 253

13.2 创建元件封装符号 256

13.2.1 器件封装符号 257

13.2.2 结构板图符号 257

13.2.3 格式图符号 257

13.3 Allegro Package封装编辑器的使用 258

13.3.1 菜单栏 259

13.3.2 通用工具栏 260

13.3.3 控制面板 261

13.3.4 手工创建一个PCB元件 263

13.3.5 创建Flash芯片的封装 264

13.3.6 创建Format符号 265

13.3.7 创建一个Shape符号 266

13.3.8 创建PCB外形框图符号 267

13.3.9 焊盘库和封装符号库的路径设置 273

13.3.10 更新元件封装符号 274

13.3.11 技术文件比较 276

13.3.12 数据库检查 277

13.4 小结 277

第14章 Allegro PCB的基本设置 278

14.1 PCB设计常用参数的设定 278

14.1.1 绘制选项参数的设定 278

14.1.2 叠层参数设定 282

14.1.3 格点参数设定 283

14.1.4 设置Subclasses选项 284

14.1.5 设置B/B Via 284

14.1.6 设置自动保存功能 286

14.2 PCB设计常用显示信息设定 287

14.2.1 元件信息的显示 287

14.2.2 测量信息的显示 288

14.2.3 高亮显示 289

14.2.4 鼠线的显示 289

14.3 电路板的建立 290

14.3.1 使用电路板向导建立电路板 290

14.3.2 手工建立电路板 295

14.3.3 建立电路板机械符号 300

14.3.4 建立DEMO文件 307

14.4 导入网络表 313

14.5 小结 316

第15章 PCB布局 317

15.1 PCB布局简介 317

15.2 Cadence 16.0的规划电路板 317

15.2.1 设置格点 317

15.2.2 添加ROOM 318

15.2.3 为预摆放封装分配元件序号 320

15.3 摆放元件 320

15.3.1 手工摆放元件 320

15.3.2 快速摆放元件 325

15.4 小结 330

第16章 Allegro PCB元件的布线 331

16.1 布线规则介绍 331

16.2 手动布线 332

16.2.1 添加连线 332

16.2.2 走线的删除 334

16.2.3 添加过孔 335

16.3 自动布线 336

16.3.1 自动布线规则的设定 336

16.3.2 使用Auto Router自动布线 338

16.4 小结 344

第17章 Allegro PCB的敷铜 345

17.1 基本概念 345

17.1.1 动态敷铜和静态敷铜 345

17.1.2 正片和负片 346

17.2 为平面层绘制敷铜区域 347

17.2.1 显示平面层 347

17.2.2 为VCC电源层建立Shape 348

17.2.3 为GND地层建立Shape 349

17.3 分割平面 351

17.3.1 使用Anti Etch分割平面 351

17.3.2 使用添加多边形的方法分隔平面 353

17.4 分割复杂平面 366

17.4.1 定义复杂平面 367

17.4.2 添加负平面Shape并进行负平面孤铜检查 369

17.5 小结 372

第18章 Allegro PCB的完善与输出 373

18.1 设计的可装配性检查 373

18.1.1 定义约束 373

18.1.2 元件间距审查 375

18.1.3 检查元件 376

18.1.4 检查焊盘的跨距轴向 378

18.1.5 检查并报告 378

18.1.6 检查设计中存在的过孔 378

18.1.7 检查测试点 380

18.2 测试点生成 383

18.2.1 自动加入测试点 384

18.2.2 建立测试夹具钻孔文件 390

18.2.3 修改测试点 391

18.3 设计标号重命名 395

18.3.1 自动重命名元件序号 395

18.3.2 手动重命名元件 400

18.4 文字面的调整 401

18.4.1 修改文字面字体大小 401

18.4.2 改变文字的位置和角度 402

18.4.3 回注 403

18.5 尺寸标注 404

18.5.1 显示设计细节 404

18.5.2 Allegro尺寸标注的参数设置 405

18.5.3 各种尺寸标注命令 409

18.6 丝印层调整 410

18.7 制造数据的输出 412

18.7.1 设计检查 412

18.7.2 底片文件 414

18.8 钻孔数据 429

18.8.1 颜色与可视性设置 430

18.8.2 更新设计文件 430

18.8.3 钻孔文件参数设置 431

18.8.4 生成钻孔图 432

18.8.5 建立NCDRILL文件 434

18.9 生成器件清单 435

18.10 小结 436

第19章 Allegro PCB高级应用 437

19.1 高级布局技巧 437

19.1.1 布局的一般原则 438

19.1.2 显示飞线 439

19.1.3 交换 440

19.1.4 用Quickplace进行布局 446

19.1.5 使用ALT SYMBOL属性摆放 448

19.1.6 按照Capture原理图页进行摆放 449

19.1.7 原理图与Allegro的交互摆放 452

19.1.8 自动布局 457

19.1.9 多人协作布局的步骤 462

19.2 高级布线 462

19.2.1 扇出布线（Fanout By Pick） 462

19.2.2 群组布线 465

19.2.3 蛇形走线 467

19.2.4 差分对布线 474

19.2.5 高速网络布线 486

19.2.6 45°角调整（Miter By Pick） 489

19.2.7 改善布线连接 491

19.2.8 优化布线 494

19.3 小结 498

第20章 约束管理器 499

20.1 约束管理器简介和启动 499

20.2 约束管理器的用户界面 500

20.3 约束对象（Object） 502

20.3.1 管脚对（Pin-Pair） 503

20.3.2 总线 504

20.3.3 匹配群组 504

20.4 设置设计规则 505

20.4.1 设置信号完整性约束 505

20.4.2 设置时序约束 507

20.4.3 设置走线约束 507

20.4.4 间距规则设置 508

20.4.5 物理规则设置 510

20.5 设置设计约束 512

20.6 设置元件属性 513

20.6.1 为元件添加属性 513

20.6.2 为元件添加FIXED属性 516

20.6.3 为元件添加Room属性 516

20.6.4 为网络添加属性 517

20.6.5 显示属性和元素 518

20.6.6 删除属性 520

20.7 约束分析 521

20.8 小结 522

第21章 信号完整性设计 523

21.1 信号完整性基础 523

21.1.1 反射 523

21.1.2 串扰 523

21.1.3 过冲和下冲 526

21.1.4 信号延迟 527

21.1.5 单调性 527

21.1.6 时序 528

21.1.7 地弹 532

21.1.8 振铃和环绕振荡 533

21.2 常见的信号完整性问题 533

21.3 电磁兼容性设计 535

21.3.1 电磁干扰的分析与抑制 535

21.3.2 PCB的电磁兼容性设计原则 536

21.4 电源完整性设计 538

21.4.1 电源完整性简介 538

21.4.2 电源完整性设计 539

21.4.3 地平面噪声 540

21.5 小结 543

第22章 SPECCTRAQuest信号完整性仿真 544

22.1 常用仿真模型简介 544

22.1.1 SPICE模型 545

22.1.2 IBIS模型 546

22.1.3 IBIS与SPICE模型比较 549

22.1.4 Verilog-AMS模型和VHDL-AMS模型 550

22.2 创建IBIS模型文件 550

22.2.1 准备工作 551

22.2.2 数据的提取 552

22.2.3 数据的写入 556

22.3 IBIS模型的数据验证 559

22.3.1 Pullup、Pulldown特性 559

22.3.2 上升和下降的速度（Ramp rate） 559

22.3.3 上下拉特性和Ramp rate的关系 560

22.4 用IBIS模型数据验证模型参数的实例 560

22.5 SigWave工具 563

22.6 SPECCTRAQuest简介 563

22.7 小结 565

第23章 为PCB板进行SI仿真 566

23.1 PCB SI基本环境 566

23.1.1 标题栏 567

23.1.2 菜单栏 567

23.1.3 工具栏 570

23.1.4 主工作区 571

23.1.5 显示控制栏 571

23.1.6 命令状态区 573

23.1.7 全局视窗 573

23.2 Allegro PCB SI的设计流程 573

23.3 数据库设置 575

23.4 仿真参数简介 580

23.4.1 仿真参数 580

23.4.2 设置仿真参数 580

23.5 PCB SI实例 582

23.6 小结 584