当前位置:首页 > 工业技术
Xilinx可编程逻辑器件应用与系统设计
Xilinx可编程逻辑器件应用与系统设计

Xilinx可编程逻辑器件应用与系统设计PDF电子书下载

工业技术

  • 电子书积分:15 积分如何计算积分?
  • 作 者:孙航,胡灵博,于联锋等编著
  • 出 版 社:北京:电子工业出版社
  • 出版年份:2008
  • ISBN:9787121070082
  • 页数:492 页
图书介绍:本书以应用和系统设计为基调,结合大量的设计范例,全面细致地介绍ISE10.1设计工具以及辅助工具的使用;新一代的Spartan-3E、Spartan-3A/3AN和Virtex-5器件的特性。结合EDK嵌入式设计工具,详细地介绍MicroBlaze 32位处理器和PicoBlaze 8位处理器的设计以及应用。采用MIG存储器接口设计工具完成各种DDR、DDR2等接口设计。通过信号完整性设计实现系统、板级和高速串行数据通信接口设计。
《Xilinx可编程逻辑器件应用与系统设计》目录

第1章ISE 10.x设计工具简介和使用 3

概述 3

设计流程 4

使用ISE 10.x软件 5

概述 5

工程创建和实现 6

EDIF设计输入 22

设计工具小结 23

Xilinx综合技术XST 23

XST综述 23

设置XST属性 24

ISE工具的实现策略 27

综述 28

Implement属性 28

配置工具iMPACT 30

使用iMPACT生成PROM文件 31

使用iMPACT下载配置文件 34

本章小结 35

第2章ISE 10.x的辅助设计工具 36

概述 36

结构化设计向导和IP核生成工具 37

在ISE1 O*x工具中使用Core Generator 38

用Core Generator工具建立一个新的工程 40

Core Generator工具中的存储器编辑器 44

布局规划器 45

布局规划器概述 45

布局规划器的功能和应用 46

使用布局规划器 47

FPGA底层编辑器 52

FPGA底层编辑器概述 52

使用FPGA底层编辑器 53

集成化逻辑分析工具 60

集成化逻辑分析工具简介 60

集成化逻辑分析工具的组成和设计流程 62

使用ChipScope Pro 63

XPower功耗分析工具 79

XPower概述 79

使用XPower 80

引脚和区域约束编辑器 84

使用PACE工具 85

PACE的SSO分析和DRC功能 88

PACE时序分析功能 89

本章小结 92

第3章 工具命令行语言(Tcl) 94

Tcl工具语言和ISE开发工具中的Tcl功能 94

ISE中的Tcl功能 94

从图形界面方式转换到Tcl命令行方式 95

利用ISE中的Tcl功能控制版本 97

ISE10.1提供的其他Tcl命令 100

本章小结 101

第4章 约束设计与时序分析 102

概述 102

时序约束和分析 102

周期约束 102

输入偏移约束 107

输出偏移约束 118

特定约束FROM TO 120

分组约束 122

约束编辑器 123

时序分析器 130

时序分析器的用户界面 130

使用时序分析器 131

本章小结 136

第5章 可编程逻辑器件的高级设计 137

概述 137

智能化编译技术 137

Partition技术 137

SmartGuide技术 141

时序收敛技术Xplorer 142

Xplorer 142

在ISE工具中使用Xplorer 143

SmartXplorer技术 143

本章小结 145

第6章 嵌入式设计工具EDK 146

EDK简介 146

创建新项目 147

XPS工具 147

硬件平台 148

自定义IP核 149

软件平台与SDK 150

实现并下载设计 150

调试设计 151

EDK嵌入式系统设计范例 152

使用BSB创建一个初始的设计 152

在XPS中完成设计 154

在设计中添加ChipscopeILA逻辑分析仪内核 157

验证设计 157

XMD 158

下载程序及源代码级调试 160

调试源代码 162

关于SDK 163

使用ChipScope协同调试 166

本章小结 167

第7章Xilinx存储器控制器接口技术 168

概述 168

使用MIG 168

MIG工具的调试功能 184

本章小结 186

第8章Virtex-5系列器件架构及描述 189

概述 189

Virtex-5系列器件架构和特性 189

Virtex-5系列器件特性 189

Virtex-5系列器件逻辑架构 191

乘法器模块DSP48E简介 196

高速收发器模块RocketIO GTP简介 196

Virtex-5器件的时钟资源 197

Virtex-5器件的时钟管理器模块CMT 198

Virtex-5 I/O模块 212

本章小结 219

第9章Virtex-4系列器件架构及描述 220

概述 220

Virtex-4系列器件架构和特性 220

Virtex-4系列概述 220

Virtex-4的逻辑架构 221

本章小结 227

第10章Xilinx可编程逻辑器件设计技巧 231

概述 231

时钟设计 231

时钟设计概述 231

片内时钟的设计 232

系统时钟的设计 233

复位设计 234

同步复位及异步复位 234

全局复位及局部复位 235

同步设计与提高器件的工作速度 237

同步设计 237

提高器件工作的速度 238

FIFO设计 241

应用SRLC 16 244

状态机设计 246

可编程逻辑器件FPGA的配置 248

FPGA器件配置模式 248

FPGA器件配置流程 253

配置FPGA器件时的常见问题 255

可编程逻辑器件的电源、接地及去耦网络设计 257

电源设计的重要性 257

几种典型的电源电路 257

去耦(旁路)电容设计 259

接地设计 262

本章小结 263

第11章Xtreme DSP设计 264

概述 264

FPGA高性能数字信号处理能力的来源 265

Xilinx的数字信号处理解决方案 265

Virtex 5 DSP单元功能描述及应用 267

DSP48E功能描述 267

应用DSP48E 274

Spartan-3-ADSP DSP48A单元功能描述及应用 284

DSP48A操作简介 285

应用DSP48A预加器 286

本章小结 288

第12章 高速电路设计和信号完整性分析 289

信号完整性的提出 289

传输线对信号质量的影响 289

传输线 290

信号的边沿速率 290

同步切换噪声和地线反弹 291

串扰 292

反射、振铃和环绕振荡 293

正确认识信号完整性问题 294

高速电路设计和端接技术 296

阻抗匹配原理 296

典型的传输线端接方案 297

Xilinx器件的阻抗匹配和信号完整性方案 300

阻抗端接技术的仿真分析 303

本章小结 307

第13章 高速数据通信接口和设计技巧 309

概述 309

SPI 309

SPI原理 310

SPI应用及设计技巧 311

SFI 316

SFI原理 317

SFI应用及设计技巧 318

ChipSync源同步技术 321

源同步技术原理 321

源同步技术应用 322

LVDS原理及应用 323

本章小结 325

第14章Spartan-3、 Spartan-3E及Spartan- 3A/AN系列器件架构及描述 329

概述 329

Spartan-3系列FPGA 336

Spartan-3E系列FPGA 339

Spartan-3A/AN系列FPGA 342

Spartan-3器件结构描述 346

本章小结 360

第15章PicoBlaze 8位嵌入式微控制器 361

概述 361

PicoBlaze的逻辑结构 362

通用处理器的基本结构 362

PicoBlaze处理器的基本结构 363

PicoBlaze处理器的指令系统 366

PicoBlaze设计流程 376

设计PicoBlaze处理器 376

PicoBlaze处理器设计流程 378

重新定制PicoBlaze处理器和设计范例 381

定制新的PicoBlaze处理器 381

CoolBlaze处理器设计范例 382

本章小结 383

第16章 面向低成本和消费类应用的完美器件——Spartan 3系列 384

概述 384

利用Spartan-3系列产品实现安全的解决方案 384

使用Spartan FPGA实现灵活的低成本安全解决方案 385

Device DNA操作 387

采用Device DNA在Spartan-3A FPGA中保证实现安全 388

采用Device DNA和Flash存储器ID保证安全 389

Spartan-3A/3AN/3A DSP FPGA应用中的高级安全机制 390

总论 396

基于Spartan-3A Starter Kit设计范例 397

Spartan-3A实现Multi-Bootload多引导设计 406

多引导的关键模块ICAP 407

多引导设计范例 409

本章小结 414

第17章CoolRunner- Ⅱ系列器件架构及其描述 417

概述 417

CoolRunner-Ⅱ器件的逻辑结构 418

功能模块 418

高级内部互连矩阵 421

输入/输出模块 421

时钟分频器模块 424

CoolRunner-Ⅱ器件的时序模型 424

时序模型描述 424

时序模型设计范例 426

CoolRunner-Ⅱ器件的设计和使用 428

使用双沿触发寄存器 428

使用时钟分频器 429

使用频率合成 430

应用门控功能 430

使用施密特触发器 431

应用输入/输出标准 432

设置输入/输出引脚为参考电源的输入引脚 434

本章小结 436

第18章 利用CoolRunner-Ⅱ器件的高级特性降低产品的成本 437

概述 437

采用CoolRunner-II实现IrDA和UART设计 437

功能描述 437

IrDA和UART设计 438

IrDA和UART接口 439

设计范例的实现 441

采用CoolRunner-II实现串行ADC接口 442

功能描述 442

设计范例和实现 447

CoolRunner-Ⅱ器件实现无线收发器 447

功能描述 447

发送器模块设计 447

接收器模块设计 450

设计范例和实现 451

采用CoolRunner-II实现Smart Card读卡器 451

功能描述 451

ISO 7816 Smart Card标准 453

设计范例及其实现 456

采用CoolRunner-II实现I2C总线控制器 459

功能描述 459

I2C接口协议 459

I2C总线逻辑 460

微处理器接口逻辑 466

工作流程 467

设计范例及其实现 467

使用CoolRunner-II器件实现SPI主控制器 469

功能描述 469

SPI主控制器的实现 471

SPI和微处理器接口 475

设计范例和实现 476

键盘扫描控制器 477

功能描述 477

设计范例和实现 478

NAND Flash存储器接口控制器 479

功能描述 479

设计范例和实现 481

采用CoolRunner-II实现低功耗IDE控制器 482

功能描述 482

IDE总线接口和协议 483

设计范例和实现 484

多SD卡接口的实现 489

功能描述 489

设计范例和实现 490

本章小结 492

相关图书
作者其它书籍
返回顶部