数字电路与系统PDF电子书下载

第1章 引言 1

1.1 数字电路和数字系统 1

1.2 数字逻辑和逻辑代数 2

1.3 数字集成电路和器件 3

第2章 数字逻辑基础 5

2.1 数制与代码 5

2.1.1 数制 5

2.1.2 数制间的转换 7

2.1.3 有符号的二进制数 10

2.1.4 二进制代码 13

2.2 基本逻辑运算和逻辑门 15

2.2.1 基本逻辑运算 15

2.2.2 基本逻辑门电路 17

2.2.3 复合逻辑运算及其逻辑门 19

2.2.4 正逻辑和负逻辑 21

2.3 逻辑函数及逻辑代数公式 22

2.3.1 逻辑函数 22

2.3.2 逻辑代数基本公式和常用公式 23

2.4 逻辑函数标准表达式 25

2.4.1 最小项 25

2.4.2 逻辑函数标准表达式 25

2.4.3 最大项及标准或与表达式 27

2.5 逻辑函数化简 27

2.5.1 逻辑函数化简的意义 27

2.5.2 代数化简法 28

2.5.3 卡诺图化简法 29

2.6 逻辑函数的门电路实现 34

2.6.1 两级与或逻辑电路 34

2.6.2 两级与非逻辑电路 34

2.6.3 两级或非逻辑电路 36

2.6.4 与或非逻辑电路 37

习题 37

第3章 集成逻辑门 43

3.1 概述 43

3.2 CMOS逻辑门 44

3.2.1 CMOS基本电路 44

3.2.2 CMOS电路特性参数 47

3.2.3 其他CMOS电路 51

3.2.4 CMOS逻辑系列 56

3.3 TTL逻辑门 57

3.3.1 TTL基本电路 57

3.3.2 TTL电路特性参数 59

3.4 ECL逻辑门 60

3.5 数字集成电路实际使用 61

3.5.1 CMOS/TTL接口电路 61

3.5.2 数字集成电路型号识别 63

3.5.3 数字集成电路使用注意事项 64

习题 64

第4章 组合逻辑电路 68

4.1 组合逻辑电路分析和设计 68

4.1.1 组合逻辑电路特点 68

4.1.2 组合逻辑电路分析 69

4.1.3 组合逻辑电路设计 70

4.1.4 有效电平 72

4.2 加法器 72

4.2.1 半加器 72

4.2.2 全加器 73

4.2.3 四位二进制加法器 74

4.3 算术逻辑单元 78

4.3.1 一位简单算术逻辑单元 78

4.3.2 集成算术逻辑单元 78

4.4 编码器 80

4.4.1 二进制编码器 80

4.4.2 二-十进制编码器 81

4.4.3 优先编码器 82

4.5 译码器 83

4.5.1 译码的概念 83

4.5.2 二进制译码器 84

4.5.3 二-十进制译码器 86

4.5.4 显示译码器 87

4.6 数据选择器和数据分配器 89

4.6.1 数据选择器 89

4.6.2 数据分配器 91

4.7 数值比较器 93

4.7.1 四位数值比较器 93

4.7.2 数值比较器应用 93

4.8 组合逻辑电路的竞争冒险 95

4.8.1 竞争冒险的产生 95

4.8.2 竞争冒险的判断 96

4.8.3 竞争冒险的消除 96

4.9 VHDL语言 96

4.9.1 VHDL基本程序结构 97

4.9.2 VHDL数据和运算符 98

4.9.3 VHDL基本语句——并发描述语句 101

4.9.4 VHDL基本语句——顺序描述语句 106

4.10 组合逻辑电路VHDL设计举例 110

4.10.1 三输入与非门 110

4.10.2 三态门 110

4.10.3 半加器、全加器、四位串行进位加法器 111

4.10.4 4线-7段显示译码器 113

4.10.5 八选一数据选择器 114

4.10.6 四位数值比较器 115

习题 116

第5章 触发器 121

5.1 基本RS触发器 121

5.1.1 与非门构成的基本RS触发器 121

5.1.2 或非门构成的基本RS触发器 123

5.2 时钟触发器 123

5.2.1 时钟RS触发器（RS锁存器） 123

5.2.2 时钟D触发器（D锁存器） 125

5.2.3 时钟JK触发器 125

5.2.4 时钟T触发器 126

5.2.5 触发器的触发方式和空翻问题 127

5.3 边沿触发器 128

5.3.1 维持阻塞正边沿D触发器 128

5.3.2 传输延迟负边沿JK触发器 129

5.3.3 CMOS主从结构正边沿D触发器 130

5.4 主从触发器 131

5.4.1 主从RS触发器 132

5.4.2 主从JK触发器 133

5.5 触发器的动态特性 134

5.5.1 建立时间 134

5.5.2 保持时间 134

5.5.3 传输延迟时间 134

5.5.4 最高时钟频率 135

5.6 触发器的激励表及相互转换 135

5.6.1 触发器的激励表 135

5.6.2 触发器的相互转换 136

5.7 集成触发器 137

5.7.1 集成D触发器74HC/HCT74 137

5.7.2 集成JK触发器74LS112 138

习题 139

第6章 时序逻辑电路 144

6.1 概述 144

6.1.1 时序逻辑电路的一般描述 144

6.1.2 Mealy机和Moore机 146

6.1.3 同步时序逻辑电路和异步时序逻辑电路 146

6.2 同步时序逻辑电路分析 147

6.2.1 同步时序电路分析的步骤 147

6.2.2 同步时序电路分析举例 147

6.3 计数器 150

6.3.1 异步二进制计数器 151

6.3.2 同步二进制计数器 152

6.3.3 十进制计数器 152

6.3.4 常用集成计数器 154

6.4 寄存器 159

6.4.1 寄存器基本结构 159

6.4.2 典型集成移位寄存器x194 162

6.4.3 寄存器应用 163

6.5 同步时序逻辑电路设计 165

6.5.1 同步时序电路设计步骤 165

6.5.2 同步时序电路设计举例 167

6.6 时序逻辑电路VHDL设计举例 172

6.6.1 D触发器 172

6.6.2 四位D触发器 173

6.6.3 四位同步二进制加计数器 174

6.6.4 四位同步十进制加计数器 175

习题 176

第7章 存储器和可编程逻辑器件 184

7.1 概述 184

7.2 随机存取存储器 185

7.2.1 静态随机存取存储器 186

7.2.2 存储器容量扩展 189

7.2.3 动态随机存取存储器 190

7.3 只读存储器 193

7.3.1 只读存储器基本结构 194

7.3.2 一次性可编程只读存储器 195

7.3.3 电擦写可编程只读存储器 196

7.3.4 闪存存储器 198

7.4 可编程逻辑器件 200

7.4.1 可编程逻辑器件的基本结构和表示方法 200

7.4.2 可编程逻辑阵列 201

7.4.3 可编程阵列逻辑 203

7.4.4 通用阵列逻辑 203

7.5 复杂可编程逻辑器件 205

7.5.1 CPLD内部结构 205

7.5.2 CPLD编程简介 208

7.6 现场可编程门阵列 209

7.6.1 查找表原理 209

7.6.2 FPGA结构及编程 210

习题 212

第8章 脉冲波形产生和定时电路 215

8.1 脉冲波形产生电路 215

8.1.1 概述 215

8.1.2 多谐振荡器 215

8.1.3 单稳态触发器 218

8.1.4 石英晶体多谐振荡器 220

8.2 555定时电路 221

8.2.1 555定时电路的结构和功能 221

8.2.2 555定时电路组成多谐振荡器 222

8.2.3 555定时电路组成单稳态触发器 223

8.3 其他典型集成定时电路 224

8.3.1 TTL集成单稳态触发器74121 224

8.3.2 CMOS集成振荡器CD4047 225

习题 227

第9章 数模和模数转换电路 231

9.1 概述 231

9.1.1 转换关系和量化编码 232

9.1.2 主要技术指标 234

9.2 数模转换器 235

9.2.1 权电阻网络DAC 236

9.2.2 倒T形电阻网络DAC 237

9.2.3 权电流型DAC 238

9.3 集成DAC及应用 239

9.3.1 集成DAC0832 239

9.3.2 集成AD7524 240

9.4 模拟-数字转换器 242

9.4.1 反馈式ADC 242

9.4.2 积分式ADC 245

9.4.3 并行比较式ADC 247

9.5 集成ADC及应用 249

9.5.1 集成ADC0809 249

9.5.2 集成双斜积分式ADC 250

习题 251

第10章 数字系统设计举例 256

10.1 数字系统描述和设计 256

10.1.1 数字系统描述 256

10.1.2 数字系统设计 257

10.2 ASM图表及设计举例 258

10.2.1 ASM图表 258

10.2.2 ASM图表设计举例1：交通灯控制器 259

10.2.3 ASM图表设计举例2：彩灯控制器 263

10.3 VHDL语言及设计举例 267

10.3.1 交通灯控制器 267

10.3.2 彩灯控制器 270

习题参考答案 275

附录 典型中规模集成电路的国标逻辑符号及说明 299

参考文献 304