微纳米MOS器件可靠性与失效机理PDF电子书下载

第1章　VLSI发展与可靠性研究进展 1

1.1 VLSI的发展规律 1

1.2 VLSI的主要可靠性问题 3

1.3 VLSI的可靠性研究现状 4

1.3.1　微纳MOS器件的热载流子效应 4

1.3.2　微纳MOS器件的NBTI效应 8

1.3.3 SOI器件的可靠性问题 12

1.3.4　超薄栅氧化层介质的可靠性 15

1.3.5　静电损伤和闩锁效应 18

1.3.6 ULSI中铜互连可靠性相关技术 21

1.3.7　非挥发性存储器的可靠性 24

1.3.8　等离子体工艺的可靠性 27

1.3.9　封装与装配可靠性 28

1.3.10　微电子机械系统和化合物半导体可靠性 29

1.3.11 VLSI失效分析技术 32

1.3.12 VLSI可靠性仿真技术 35

参考文献 36

第2章　微纳米MOS器件的热载流子效应 42

2.1 MOS器件的热载流子效应 42

2.2　微纳MOS器件的热载流子效应 46

2.3　动态应力下MOS器件的热载流子效应 47

2.4　热载流子效应的测量和表征技术 49

2.4.1　电流-电压特性测试 49

2.4.2　电荷泵测试 51

2.4.3　衬底热载流子效应测试 54

2.5 nMOS器件的衬底电流和沟道电流分布建模 55

2.5.1　幸运热载流子模型 56

2.5.2　沟道电流和衬底电流的二维分布建模 59

2.5.3　沟道电流和衬底电流二维分布模型的计算与比较 63

2.6 nMOS器件的栅电流分布建模 70

2.6.1　发射电流和栅电流分布模型 70

2.6.2 nMOS器件的电子栅电流分布建模 72

2.6.3 nMOS器件的空穴栅电流分布建模 75

2.6.4　模型涉及参量的修正与选择 77

2.6.5　发射电流和栅电流的分布特性 78

2.7 nMOS器件的高温热载流子退化 83

2.7.1 nMOS器件的高温热载流子退化 84

2.7.2 pMOS器件的高温热载流子退化 87

2.7.3　标准0.18μmCMOS工艺的高温可靠性测试标准 89

2.8　超深亚微米LDD MOS器件模型 96

2.8.1 LDD nMOS器件的本征电流-电压特性模型 97

2.8.2 LDD nMOS器件的源漏串联电阻模型 102

2.8.3　亚阈区模型 103

2.8.4　模拟结果与分析 104

参考文献 108

第3章　MOS器件的热载流子损伤特性及物理模型 115

3.1 pMOS器件损伤电子栅电流模型的建立及验证 115

3.1.1　电子栅电流模型的建立 115

3.1.2　电子栅电流模型的验证 118

3.2　模型揭示的器件损伤特性 120

3.2.1　陷入电子电荷分布特性 120

3.2.2　损伤电子栅电流分布特性 120

3.2.3　应力期间电子栅电流的拐角特性 123

3.3　建立器件寿命物理模型的必要性 124

3.4　界面态产生动力学模型新解 125

3.5 pMOS线性区器件损伤与寿命的物理模型 126

3.5.1　线性区漏源电流表征的器件损伤与寿命 126

3.5.2　线性区跨导表征的器件损伤与寿命 128

3.6 pMOS饱和区器件损伤与寿命的物理模型 129

3.6.1　饱和区漏源电流表征的器件损伤与寿命 129

3.6.2　饱和区跨导表征的器件损伤与寿命 129

3.7　注入电荷总量表征的pMOS器件寿命物理模型 130

3.8　热载流子效应诱生的nMOS器件损伤 132

3.8.1 nMOS器件破键电流引起的界面态产生 133

3.8.2　界面态产生与器件参数退化的关系 135

3.8.3 nMOS器件发射电流注入栅氧的退化模型 137

3.9　交替应力下MOS器件的退化机制 142

参考文献 145

第4章　超薄栅氧化层的经时击穿效应 148

4.1　超薄栅氧化层的经时击穿效应 148

4.2　电子俘获击穿模型 148

4.2.1 E.Harari模型 148

4.2.2 D.J.Dumin模型 150

4.2.3 P.P.Apte模型 151

4.3　空穴击穿模型 154

4.3.1 C.Hu模型 154

4.3.2 C.F.Chen模型 158

4.4　界面态产生与积累模型 161

4.5　击穿统计模型 161

4.6　感生共振-隧穿模型 162

4.7　超薄栅氧化层经时击穿机理 164

4.8　超薄栅氧化层TDDB效应表征方法 171

4.8.1　陷阱电荷密度的求解和相关参数提取 172

4.8.2　累积失效率的计算 180

4.8.3　超薄栅氧化层可靠性表征 184

4.9　应力导致的薄栅氧化层漏电流瞬态特性 198

4.9.1 FN应力下的SILC瞬态特性 199

4.9.2 HH应力下的SILC瞬态特性 200

4.9.3　结果与讨论 201

参考文献 203

第5章　微纳米MOS器件的NBTI效应 209

5.1 NBTI效应对pMOS器件特性的影响 209

5.2 pMOS器件的NBTI机理 210

5.2.1　界面态与氧化层电荷的产生模型 210

5.2.2　界面态与氧化层电荷的产生和对器件特性的影响 214

5.2.3　氮在NBTI效应中的作用 225

5.3 NBTI效应限制的pMOS器件寿命 228

5.4 pMOS器件的交流NBTI效应 233

5.4.1　交流条件下NBT退化与频率的关系 233

5.4.2 NBTI的动态特性及对器件寿命的影响 238

5.4.3 NBTI中的自愈合现象 244

5.5 NBTI效应对模拟电路性能的影响 248

5.6 NBTI效应对数字电路性能的影响 252

5.7 NBTI效应的抑制方法 255

5.7.1 工艺条件对NBTI效应的影响 256

5.7.2 NBTI效应的抑制原则及监控方法 263

参考文献 265

第6章　微纳米MOS器件的耦合效应 270

6.1　高温条件下NBTI增强的HCI效应 270

6.2 HCI和NBTI耦合效应对pMOS器件特性的影响 276

6.3 NBTI和HCI效应对器件退化特性影响的分解 279

6.4　衬底热载流子耦合的TDDB效应 282

6.4.1　衬底热电子增强的TDDB效应 285

6.4.2　衬底热空穴增强的TDDB效应 292

参考文献 295

第7章　等离子体工艺及诱生的器件失效 297

7.1　等离子体充电损伤 297

7.1.1　等离子体充电原理 297

7.1.2　表面充电模型 300

7.1.3　等离子体充电损伤 304

7.2　等离子体刻蚀工艺中的边缘损伤 311

7.2.1　等离子体边缘损伤与天线比的关系 312

7.2.2　等离子体过刻蚀时间对边缘损伤的影响 313

7.2.3　等离子体边缘损伤的位置关系 315

7.2.4　栅边缘厚度与边缘损伤的关系 315

7.3　栅漏交迭区界面态和氧化层电荷横向分布的确定 317

7.4　电子遮蔽效应 322

7.4.1　电子遮蔽模型 322

7.4.2　电子遮蔽损伤 323

7.5　减小等离子体损伤的方法 326

7.5.1　保护二极管 326

7.5.2　改进设计规则或流程 327

7.5.3　工艺的改进 327

参考文献 328

第8章　CMOS器件的ESD与损伤机理 331

8.1 ESD损伤和ESD潜在损伤 332

8.2 LDD-CMOS的ESD问题 332

8.3 ESD模型和模拟 334

8.3.1　二维器件模拟软件 335

8.3.2 电路模拟软件 337

8.4 On-Chip ESD保护电路 340

8.4.1 GG-nMOS 341

8.4.2　横向npn晶体管 343

8.4.3　利用二极管的作用 343

8.5 Snapback与热载流子的相关性分析 346

8.6 ESD的Snapback和热载流子的关系 347

8.7 GG-nMOS的ESD瞬态分析 348

8.8 CMOS器件的ESD潜在损伤与恢复 350

8.8.1 ESD导致的栅氧化层损伤的微观机制 351

8.8.2 ESD潜在损伤的热应力恢复 359

8.8.3 ESD潜在损伤的电应力恢复 360

参考文献 363

第9章　ULSI中铜互连可靠性相关技术 365

9.1　互连技术的主要问题 365

9.2　铜互连工艺 368

9.2.1　铜互连工艺流程 368

9.2.2　势垒层材料 370

9.2.3　铜的淀积工艺 372

9.2.4　铜的CMP工艺 373

9.3　铜互连工艺的可靠性 374

9.3.1　铜互连和铝互连工艺的比较 374

9.3.2　互连结构的差异 375

9.3.3　铜互连中通孔损耗和连线损耗 376

9.3.4　铜互连的基本可靠性单元 378

9.3.5　影响铜互连性能的常见因素 380

9.3.6　影响电迁移的主要因素 381

9.3.7　铜互连设计和工艺中要注意的问题 383

9.4　铜互连工艺的基本理论 384

9.4.1　金属薄膜的缺陷和扩散 384

9.4.2　电迁移的离子流密度 386

9.4.3　离子流散度 388

9.4.4　电迁移平均失效时间 389

9.4.5　电迁移的基本公式 391

9.4.6　电迁移试验及分析 392

参考文献 397

第10章　微纳米MOS器件的可靠性加固方法 401

10.1　槽栅器件的拐角效应及其影响 401

10.1.1　表面势 401

10.1.2　漏感应势垒降低 402

10.1.3　亚阈特性 403

10.2　槽栅器件的电流-电压特性 404

10.3　槽栅器件的工艺和结构 409

10.4　槽栅器件的热载流子效应 410

10.5　受主型界面态对器件阈值电压和亚阈特性的影响 415

10.6　受主型界面态对器件漏极驱动能力的影响 418

10.7　施主型界面态对器件阈值电压和亚阈特性的影响 421

10.8　施主型界面态对器件漏极驱动能力的影响 427

10.9　槽栅CMOS器件实现 429

10.9.1　槽栅器件的加工流程 429

10.9.2　器件的测量和分析 432

参考文献 435

第11章　VLSI可靠性评价与估计 437

11.1　失效机理研究的版图结构与实现方法 437

11.2 VLSI可靠性评价系统的实现 440

11.3　集成电路可靠性分析系统——XDRT 441

11.4 VLSI可靠性仿真设计与应用 445

参考文献 445