计算机组成与结构PDF电子书下载

第1章　计算机系统概论 1

1.1　引言 1

1.2　计算机系统的硬件组成 1

1.3　计算机的软件系统 4

1.3.1　系统软件 4

1.3.2　应用软件 5

1.4　计算机系统的多级层次结构 5

1.5　计算机系统结构、组成和实现 7

1.6　计算机的性能指标 8

1.6.1　基本性能指标 8

1.6.2　Amdahl定律 10

1.7　计算机的发展简史 11

1.8　计算机的分类与应用 13

1.8.1　计算机的分类 13

1.8.2　计算机的应用 14

习题1 15

第2章　计算机中数的表示方法 17

2.1　带符号数的表示方法 17

2.1.1　原码表示法 17

2.1.2　补码表示法 18

2.1.3　反码表示法 20

2.1.4　移码表示法 21

2.2　数的定点表示与浮点表示 22

2.2.1　数的定点表示 22

2.2.2　数的浮点表示 23

2.3　十进制数串的表示 26

2.4　数据校验码 28

2.4.1　奇偶校验码 28

2.4.2　汉明检验码 29

2.4.3　循环冗余校验码 32

习题2 34

第3章　指令系统 36

3.1　指令格式 36

3.1.1　指令的地址码 36

3.1.2　指令的操作码 38

3.1.3　指令长度 40

3.2　数据类型 40

3.3　寻址方式 41

3.4　指令类型与功能 44

3.5　指令系统的设计 45

3.5.1　对指令系统的基本要求 45

3.5.2　指令格式的设计 46

3.6　指令系统的发展和改进 47

3.6.1　沿CISC方向发展和改进指令系统 47

3.6.2　沿RISC方向发展和改进指令系统 49

3.7　指令系统实例1:MIPS的指令系统 50

3.8　指令系统实例2:UltraSPARC的指令系统 55

3.8.1　UltraSPARC的寄存器 56

3.8.2　UltraSPARC的数据表示 59

3.8.3　UltraSPARC的数据寻址方式 59

3.8.4　UltraSPARC的指令格式 59

3.8.5　UltraSPARC的部分指令介绍 60

习题3 65

第4章 中央处理器 67

4.1　CPU的功能和组成 67

4.1.1　CPU的功能 67

4.1.2　CPU的基本组成 68

4.1.3　指令执行的基本步骤 68

4.2　关于模型机 68

4.3　逻辑设计的约定和定时方法 70

4.3.1　逻辑设计的约定 70

4.3.2　定时方法 70

4.4　实现MIPS的一个基本方案 71

4.4.1　构建基本的数据通路 71

4.4.2　ALU控制器 75

4.4.3　单周期数据通路的控制器 77

4.5　多周期实现方案 80

4.5.1　为什么要采用多周期 80

4.5.2　指令分步执行过程（按周期分步） 80

4.6　控制器的设计 85

4.6.1　控制器的组成 86

4.6.2　控制方式与时序系统 87

4.6.3　模型机控制器的设计 88

习题4 91

第5章　微程序控制器 93

5.1　微程序控制的基本原理 93

5.2　微程序控制器的组成与工作过程 94

5.3　微程序设计技术 95

5.3.1　微指令的编码方法 95

5.3.2　微指令格式 97

5.3.3　微程序的顺序控制 98

5.3.4　微指令的执行方式 102

5.4　模型机的微程序控制器 103

5.4.1　模型机的微指令格式 103

5.4.2　构造微程序 106

习题5 108

第6章　运算方法与运算器 109

6.1　逻辑运算与移位运算 109

6.1.1　逻辑运算 109

6.1.2　移位运算 110

6.2　定点数的加减法运算 113

6.2.1　补码加减法运算规则 115

6.2.2　补码加减法运算的硬件实现 116

6.2.3　溢出的判断 116

6.3　定点数的乘除法运算 118

6.3.1　原码乘法运算 118

6.3.2　补码一位乘法 121

6.3.3　阵列乘法器 123

6.3.4　原码一位除法 123

6.3.5　阵列除法器 131

6.4　定点运算器的构成 133

6.4.1　算术逻辑部件 133

6.4.2　寄存器组 134

6.4.3　运算器的基本结构 135

6.5　浮点运算 136

6.5.1　浮点加减运算 136

6.5.2　浮点乘除法运算 138

习题6 139

第7章　存储器 141

7.1　存储器概述 141

7.1.1　存储器的分类 141

7.1.2　主存储器的组成 142

7.1.3　主存储器的主要技术指标 143

7.2　随机存储器 143

7.2.1　静态随机存储器 143

7.2.2　动态随机存储器 144

7.2.3　RAM芯片 145

7.2.4　动态RAM的刷新 149

7.3　只读存储器和闪速存储器 151

7.3.1　只读存储器 151

7.3.2　闪速存储器 154

7.4　存储器的组成 155

7.4.1　存储器组成 155

7.4.2　信息在存储器中的存放方式 156

7.5　并行主存系统 158

7.5.1　单体多字存储器 158

7.5.2　多体交叉存储器 159

7.5.3　避免存储体冲突 164

7.6　辅助存储器 165

7.6.1　磁表面存储器 165

7.6.2　磁盘存储器 167

7.6.3　光盘存储器 169

7.7　廉价磁盘冗余阵列 170

7.7.1 RAID0 172

7.7.2 RAID1 173

7.7.3 RAID2 174

7.7.4　RAID3 174

7.7.5　RAID4 175

7.7.6　RAID5 176

7.7.7 RAID6 176

7.7.8 RAID10与RAID01 177

7.7.9　RAID的实现与发展 178

习题7 178

第8章 总线系统 180

8.1　总线的概念 180

8.1.1　总线的基本概念 180

8.1.2　总线的分类 183

8.1.3　总线的连接方式 183

8.2　总线系统的工作原理 186

8.2.1　主设备／从设备 186

8.2.2　总线控制器 186

8.2.3　总线的工作过程 187

8.2.4　总线接口 187

8.3　总线的仲裁、定时和数据传送 188

8.3.1　总线的仲裁 188

8.3.2　总线的定时 191

8.3.3　总线的数据传送方式 193

8.4　总线实例 194

8.4.1　总线的标准化 194

8.4.2　PCI总线 195

8.4.3　ISA总线 200

8.4.4　EISA总线 201

8.4.5　VESA总线（VL总线） 201

8.4.6　SCSI总线 202

8.4.7　USB总线 203

8.4.8　IEEE 1394总线 204

8.4.9　EIA-RS-232-D总线 207

习题8 208

第9章　输入／输出系统 210

9.1　I/O系统概述 210

9.1.1 主机与外设之间的连接方式 210

9.1.2　I/O设备的编址方式 212

9.1.3　数据传送控制方式 213

9.2　I/O接口 214

9.3　程序查询方式 216

9.4　中断系统 216

9.4.1　中断的基本概念 217

9.4.2　中断请求信号的建立、屏蔽与传送 218

9.4.3　中断源的识别与判优 219

9.4.4　中断响应与中断处理 225

9.4.5　多重中断与中断屏蔽 226

9.5　程序中断I/O控制方式 229

9.6　直接存储器访问DMA方式 230

9.6.1　DMA的基本概念 230

9.6.2　DMA的传送方式 230

9.6.3　DMA控制器的组成 232

9.6.4　DMA的数据传送过程 233

9.7　通道方式 235

9.7.1　通道的作用和功能 235

9.7.2　通道的工作过程 236

9.7.3　通道的种类 239

9.7.4　通道中的数据传送过程与流量分析 241

习题9 243

第10章　流水线技术 246

10.1　流水线的基本概念 246

10.1.1　什么是流水线 246

10.1.2　流水线的分类 247

10.2　流水线的性能指标 251

10.2.1　流水线的吞吐率 251

10.2.2　流水线的加速比 254

10.2.3　流水线的效率 254

10.2.4　流水线性能分析举例 255

10.2.5　流水线设计中的若干问题 257

10.3 流水线的相关与冲突 258

10.3.1　一条经典的5段流水线 258

10.3.2　相关与流水线冲突 259

10.4　流水线的实现 271

习题10 275

第11章　存储层次 277

11.1　存储系统的层次结构 277

11.1.1　存储系统的层次结构 277

11.1.2　存储系统的性能参数 278

11.1.3　三级存储系统 279

11.1.4　存储层次的四个问题 281

11.2　Cache基本知识 281

11.2.1　基本结构和原理 281

11.2.2　映像规则 282

11.2.3　查找方法 284

11.2.4　Cache的工作过程 286

11.2.5　替换算法 288

11.2.6　写策略 289

11.2.7　Cache性能分析 290

11.2.8　改进Cache性能 293

11.3　降低Cache不命中率 293

11.3.1　编译器控制的预取 295

11.3.2　编译优化 295

11.3.3　“牺牲”Cache 296

11.4　减少Cache不命中开销 297

11.4.1　采用两级Cache 297

11.4.2　让读不命中优先于写 298

11.4.3　写缓冲合并 298

11.4.4　请求字处理技术 299

11.4.5　非阻塞Cache技术 299

11.5　减少命中时间 299

11.5.1　容量小、结构简单的Cache 300

11.5.2　虚拟Cache 300

11.5.3　Cache访问流水化 301

11.5.4　踪迹Cache 301

习题11 302

第12章　多处理机 304

12.1　引言 304

12.1.1 并行计算机系统结构的分类 304

12.1.2　存储器系统结构和通信机制 306

12.1.3　并行处理面临的挑战 308

12.2　对称式共享存储器系统结构 310

12.2.1　多处理机Cache一致性 310

12.2.2　实现一致性的基本方案 311

12.2.3 监听协议的基本实现技术 314

12.3　分布式共享存储器系统结构 316

12.3.1　目录协议的基本思想 316

12.3.2　目录协议的实现 318

12.4　同步 319

12.5　同时多线程 321

12.5.1 将线程级并行转换为指令级并行 322

12.5.2 同时多线程处理器的设计 324

12.5.3　同时多线程的性能 325

12.6　多处理机实例：T1 326

12.6.1　T1的结构 326

12.6.2　T1的性能 328

12.6.3　多核处理器的性能对比 329

12.7　MPP和机群 331

12.7.1　并行计算机系统结构 331

12.7.2　大规模并行处理机 333

12.7.3　机群系统 335

习题12 339

参考文献 340