CMOS VLSI设计原理 系统上的透视PDF电子书下载

1 CMOS技术的简介 3

第1章 CMOS电路的简介 3

1.1 绪论 3

1.2 MOS电晶体 4

1.3 MOS电晶体开关 6

1.4 CMOS逻辑 7

1.4-1 反相器 7

1.4-2 组合逻辑 8

1.4-3 NAND闸 10

1.4-4 NOR闸 11

1.4-5 复合闸 13

1.4-6 多工器 15

1.4-7 记忆体 16

1.5 不同的电路描述法 17

1.5-1 操作方式描述法 17

1.5-2 结构性描述法 18

1.5-3 实体性描述法 22

1.6 CMOS-nMOS的比较 26

1.8 习题 27

1.7 摘要 27

第2章 MOS电晶体理论 29

2.1 绪论 29

2.1-1 nMOS增强式电晶体 31

2.1-2 pMOS电晶体 34

2.1-3 临界电压 35

2.1-4 临界电压的调整 35

2.1-5 体效应 35

2.2 MOS元件的设计方程式 36

2.2-1 V-I特性 39

2.3 互补式CMOS反相器——DC特性 41

2.3-1 βn/βp比值对转移特性曲线的影响 48

2.3-2 杂讯边界 50

2.4 各种不同的CMOS反相器 52

2.5 传送闸——DC特性 55

2.6 锁定 58

2.7 习题 61

3.1 矽半导体技术：概观而言 62

第3章 CMOS制程技术 62

3.1-1 晶片制程 63

3.1-2 氧化 64

3.1-3 选择性的扩散 65

3.1-4 矽闸极制程 66

3.2 CMOS技术 68

3.2-1 p-well制程 69

3.2-2 n-well制程 77

3.2-3 双井制程 84

3.2-4 绝缘层上的矽（SOI） 87

3.2-5 CMOS制程的改进 92

3.3 布局设计规范 96

3.3-1 各层面表示法 98

3.3-2 λ-基底的p-well规范 100

3.3-3 λ-基底的SOI规范 108

3.3-4 双层金属的设计规范 111

3.3-5 设计规范——摘要 111

3.4-2 间隔规范 112

3.4-1 抽象层 112

3.4 制程参数化 112

3.4-3 建立的规范 113

3.5 摘要 114

3.6 习题 116

第4章 电路特性与性能的预估 117

4.1 绪论 117

4.2 电阻的估计 118

4.2-1 非四方形的电阻 119

4.3 电容的估计 121

4.3-1 MOS电容的特性 122

4.3-2 MOS元件的电容值 124

4.3-3 扩散电容 128

4.3-4 途径电容 130

4.3-5 分布RC的效应 131

4.3-6 电容设计须知 134

4.3-7 接线长度的设计须知 135

4.4 交换的特性 137

4.4-1 下降时间的求值 138

4.4-2 上升时间 140

4.4-3 延迟时间 141

4.5 CMOS闸电晶体的尺寸大小 141

4.5-1 相似级的负载 141

4.5-2 似-nMOS反相器的交换特性 143

4.5-3 串接级的负载 143

4.6 导体尺寸的决定 144

4.7-1 静态散逸 145

4.7 功率消耗 145

4.7-2 动态散逸 147

4.8 电荷共享 149

4.9 MOS电晶体尺寸的缩小化 150

4.9-1 缩小的原则 151

4.9-2 交互连接层的缩小化 154

4.10 产能 156

4.11 摘要 157

4.12 习题 157

5.2 CMOS逻辑结构 159

第5章 CMOS电路与逻辑设计 159

5.1 绪论 159

5.2-1 CMOS互补式逻辑 160

5.2-2 似-nMOS逻辑 161

5.2-3 动态的CMOS逻辑 162

5.2-4 时序的CMOS逻辑（C2MOS） 167

5.2-5 CMOS domino逻辑 168

5.2-6 串接电压开关逻辑（CVSL） 169

5.2-7 修正的domino逻辑 171

5.2-8 通行电晶体逻辑 172

5.3 逻辑闸在电性与实体上的设计 175

5.3-1 反相器 175

5.3-2 NAND与NOR闸 179

5.3-3 串联与并联电晶体的连接 180

5.3-4 体效益 184

5.3-5 源极——汲极电容 185

5.3-6 电荷重新分布（电荷共用） 186

5.3-7 逻辑型样的比较 188

5.3-8 逻辑闸的实体布局 190

5.3-9 CMOS标准单元的设计 194

5.3-10 一般逻辑闸布局的指引 195

5.3-11 闸的最佳化 196

5.3-12 传送闸布局的考虑 201

5.3-13 2-输入的多工器 202

5.4 时序讯号的策略 203

5.4-1 似2-相时序讯号 204

5.4-2 似2-相记忆体结构 205

5.4-3 似2-相逻辑结构 211

5.4-4 2-相的时序 212

5.4-5 2-相的记忆体结构 212

5.4-6 2-相的逻辑结构 218

5.4-7 4-相时序讯号 221

5.4-8 4-相记忆体结构 221

5.4-9 4-相逻辑结构 222

5.4-10 似4-相时序讯号 223

5.4-11 推荐的方法 223

5.5-1 整体的架构 224

5.5 输入／输出（I/O）结构 224

5.5-2 VDD与Vss基底 226

5.5-3 输出基座 226

5.5-4 输入基座 227

5.5-5 3-态基座 229

5.5-6 双向性基座 230

5.6 摘要 230

5.7 习题 230

6.1 绪论 235

第6章 系统的设计与设计的方法 235

2 系统的设计与设计的方法 235

6.2 各种型别的设计 237

6.2-1 绪论 237

6.2-2 结构化设计的策略 238

6.2-3 手绘的面罩布局 240

6.2-4 闸阵列设计 240

6.2-5 标准单元设计 245

6.3-1 程序化模组的定义 247

6.2-6 符号布局的方法 247

6.3 自动合成 247

6.3-2 矽编译器 248

6.4 客用设计的工具盒子 253

6.4-1 绪论 253

6.4-2 电容阶段的模拟 254

6.4-3 时序的模拟器 254

6.4-4 逻辑阶段的模拟 254

6.4-6 时序验证器 255

6.4-5 开关阶段的模拟 255

6.4-7 概图编校器 256

6.4-8 网状串列的比较 256

6.4-9 布局编校器 257

6.4-10 设计规范检验器 257

6.4-11 电路分离器 257

6.5 测试 258

6.5-1 绪论 258

6.5-2 故障的模型 259

6.5-3 测试方面的设计 261

6.5-4 Ad hoc测试 262

6.5-5 测试方面的结构化设计 263

6.5-6 自我测试与内建的测试 265

6.5-7 用布局来改善其可测试性 267

6.5-8 摘要——测试方面 268

6.6 摘要 268

6.7 习题 268

7.1 绪论 269

第7章 符号布局系统 269

7.2 粗略栅栏的符号布局 270

7.3 闸矩阵的布局 272

7.4 Stick布局 276

7.5 虚栅栏的符号布局 276

7.5-1 语言 278

7.5-2 元件 279

7.5-3 接点 281

7.5-4 接线 282

7.5-5 接脚 284

7.5-6 Instances 287

7.5-7 表示法 288

7.6 符号的设计工具 288

7.6-1 总体结构 288

7.6-2 档案结构 288

7.6-3 软体结构 289

7.6-4 晶片设计程序 290

7.6-5 基元设计程序 291

7.6-6 交谈式图形编校器 291

7.6-7 电路解译器 293

7.6-8 虚栅栏的压缩 295

7.6-9 图形基底的压缩 299

7.6-10 面罩的制作 300

7.6-11 单元的确证 301

7.6-12 模组的组合 303

7.7 将来的方向 303

7.7-1 Flexi——基元 303

7.7-2 专家系统 304

7.9 习题 305

7.8 摘要 305

第8章 CMOS副系统的设计 306

8.1 绪论 306

8.2 加法器与相关的函数 306

8.2-1 组合式的加法器 307

8.2-2 动态组合式加法器 312

8.2-3 传送闸的加法器 313

8.2-4 进位预测加法器 316

8.2-5 Manchester进位加法器 319

8.2-6 二位元预测进位加法器 323

8.2-7 进位选择加法器 328

8.2-8 同位产生器 330

8.2-9 比较器 331

8.3 二位元计数器 332

8.3-1 非同步计数器 332

8.3-2 同步计数器 333

8.4 乘法器 336

8.4-2 串联／并联式乘法器 337

8.4-1 串联式的乘法器 337

8.4-3 并联式乘法器 341

8.4-4 其它的乘法器结构 345

8.5 随机存取记忆 345

8.5-1 静态RAM单元 346

8.5-2 CMOS静态RAM单元的设计 349

8.5-3 动态的RAM单元 351

8.5-4 ROM单元 353

8.5-5 列解码器 354

8.5-6 行解码器 360

8.5-7 读／写电路 361

8.5-8 後进，先出的堆垒 364

8.6 资料路径 365

8.6-1 暂存器 365

8.6-2 算术逻辑单元 366

8.6-3 桶状的移位器 366

8.7 可程式化逻辑阵列 367

8.7-1 绪论 367

8.7-2 CMOS RLA在电性与实体上的设计 369

8.7-3 似-nMOS NOR闸 371

8.7-4 动态的CMOS——2-相时序 372

8.7-5 动态的CMOS——4-相 374

8.7-6 PLA其它要项的插入 375

8.7-7 详细的PLA布局 375

8.7-8 PLA的设计要点 377

8.7-9 可程式化的通道逻辑（PPL） 378

8.8 习题 379

9.2 动态的时间弯曲处理器 383

9.2-1 绪论 383

3 CMOS系统的个案研讨 383

9.1 绪论 383

第9章 系统个案研讨 383

9.2-2 问题 384

9.2-3 演绎法 386

9.2-4 功能上的概观 387

9.2-5 详细的函数规格 392

9.2-6 结构化的底部计划 399

9.2-7 实体的设计 403

9.2-8 制造 406

9.3 及时视频动差产生器晶片 407

9.3-1 绪论 407

9.3-2 回顾：视频的格式化 408

9.3-3 晶片的架构 410

9.3-4 底部计划 415

9.3-5 元件单元的范例 417

9.3-8 设计测试性 421

9.3-6 晶片组合 421

9.3-7 最佳化 421

9.3-9 实际晶片的测试 422

9.3-10 结论 423

9.4 自我-布线的开关网路 423

9.4-1 绪论 423

9.4-2 排序与扩充器网路的细分 426

9.4-3 晶片布局 437

9.4-5 对个别函数的晶片测试 444

9.4-4 晶片电路的模拟 444

9.4-6 摘要 448

9.5 像点-平面图形的机器 448

9.5-1 绪论 448

9.5-2 试映图——扫描图形的原理 449

9.5-3 像点-平面系统的概观 451

9.5-4 晶片电性上的设计 460

9.5-5 晶片的结构与布局 475

9.5-6 时序的分布 477

9.6 层次化的布局与一个单晶片32位元CPU的设计 478

9.6-1 绪论 478

9.6-2 设计方法论 480

9.6-3 技术的可更新性与布局的验证 495

9.6-4 结果 500

9.6-5 结论 500

9.7 结论 501

附录 CMOS与nMOS反相器之杂讯边界的计算 503