EDA技术与设计PDF电子书下载

绪论 1

第1章 NI Multisim 14.0基本应用 4

1.1 NI Multisim 14.0简介 4

1.1.1 Multisim的发展 4

1.1.2 NI Multisim 14.0新特性 5

1.1.3 NI Multisim 14.0编译环境 6

1.2 虚拟仪器仪表的使用 15

1.2.1 常用虚拟仿真仪器的使用 16

1.2.2 模拟电子电路中常用虚拟仪器的使用 20

1.2.3 数字逻辑电路中常用虚拟仪器的使用 25

1.2.4 通信电子电路中常用虚拟仪器的使用 30

1.2.5 安捷伦和泰克仿真仪器的使用 32

1.3 仿真分析方法 35

1.3.1 基本分析方法 36

1.3.2 进阶分析方法 43

1.3.3 高级分析方法 52

1.3.4 组合分析 58

第2章 常用模拟电路Multisim设计与仿真 61

2.1 单级放大电路设计与仿真 61

2.2 差分放大电路设计与仿真 72

2.3 负反馈放大器设计与仿真 78

2.4 阶梯波发生器设计与仿真 84

第3章 Cadence/OrCAD PSpice 16.6基本应用 93

3.1 Cadence/OrCAD PSpice 16.6简介 93

3.1.1 PSpice起源 93

3.1.2 PSpice的特点 94

3.1.3 Cadence/OrCAD PSpice组件 95

3.1.4 PSpice 16.6新增功能 96

3.2 Cadence/OrCAD PSpice 16.6工作流程 101

3.3 PSpice A/D的分析方法 105

3.3.1 基本分析方法 106

3.3.2 进阶分析方法 113

3.4 独立信号源的设置 121

第4章 模拟系统PSpice设计与仿真 127

4.1 音频放大器设计 127

4.2 数字温度计设计 133

4.3 小型函数信号发生器设计 141

第5章 QuartusⅡ软件应用 151

5.1 Quartus Ⅱ软件概述与设计流程 151

5.2 设计输入 152

5.2.1 工程项目建立 152

5.2.2 设计文件建立 155

5.3 项目编译 160

5.4 设计仿真 161

5.5 引脚分配 166

5.6 编程下载 169

5.7 可参数化宏功能模块 171

第6章 Vivado软件应用 178

6.1 Vivado软件概述 178

6.2 基本设计流程 178

6.2.1 工程建立 179

6.2.2 设计输入 181

6.2.3 设计仿真 187

6.2.4 工程综合 193

6.3 引脚分配与程序下载 194

6.3.1 引脚分配 194

6.3.2 程序下载 200

6.4 存储器IP核的生成 203

第7章 硬件描述语言 206

7.1 VHDL语言的基本组成 206

7.1.1 库 207

7.1.2 程序包 208

7.1.3 实体 209

7.1.4 结构体 209

7.1.5 配置 211

7.2 VHDL语言的基本要素 211

7.2.1 标识符 211

7.2.2 数据对象 211

7.2.3 VHDL语言运算符 212

7.2.4 属性描述与定义 214

7.3 VHDL语言基本描述语句 214

7.3.1 顺序语句 214

7.3.2 并行语句 216

7.4 Verilog HDL基本结构 219

7.5 Verilog HDL语言的基本要素 223

7.5.1 词法约定 223

7.5.2 数据类型 223

7.5.3 运算符 225

7.6 Verilog HDL语言基本描述语句 227

7.6.1 赋值语句 227

7.6.2 结构说明语句 228

7.6.3 块语句 230

7.6.4 条件语句 230

7.6.5 循环语句 232

第8章 常用数字电路HDL设计 235

8.1 组合逻辑电路的HDL描述 235

8.1.1 编码器 235

8.1.2 译码器 238

8.1.3 数据选择器 242

8.1.4 加法器 244

8.1.5 数值比较器 244

8.2 时序逻辑电路的HDL描述 246

8.2.1 触发器 246

8.2.2 计数器 249

8.2.3 移位寄存器 252

8.2.4 分频器 254

8.3 有限状态机设计的HDL描述 258

8.3.1 Mealy型有限状态机 258

8.3.2 Moore型有限状态机 260

第9章 数字系统EDA设计与实践 263

9.1 循环冗余校验码的EDA设计 263

9.2 通用异步收发器的EDA设计 278

9.3 VGA彩色信号显示控制的EDA设计 285

9.4 多功能数字钟的EDA设计 290

9.5 直接数字频率合成器的EDA设计 291

9.6 等精度频率计的EDA设计 293

附录A 核心板FPGA管脚分配 295

A.1 SmartSOPC＋3C25核心板FPGA管脚分配 295

A.2 Basys3核心板FPGA管脚分配 298

A.3 EGO1核心板FPGA管脚分配 299

参考文献 301