基于Quartus II的FPGA/CPLD设计PDF电子书下载

第1章 可编程器件及EDA工具概述 1

1.1可编程器件及其特征 1

1.1.1CPLD 1

1.1.2FPGA 2

1.2EDA技术简介及开发软件 4

1.2.1EDA技术 4

1.2.2开发软件 5

1.3小结 6

第2章 QuartusⅡ软件简介 7

2.1QuartusⅡ概述 7

2.2设计软件 9

2.3QuartusⅡ系统特点总览 10

2.4QuartusⅡ系统配置与安装 12

2.5QuartusⅡ集成工具及其基本功能 17

2.6小结 18

3.1QuartusⅡ软件的应用概述 19

第3章 QuartusⅡ设计指南 19

3.2创建QuartusⅡ工程 20

3.3多种设计输入方式 23

3.3.1文本编辑——ALDL,VHDL,VerilogHDL 23

3.3.2图形设计输入 24

3.4建立文本编辑文件 35

3.5设计综合 38

3.6引脚分配 39

3.7仿真验证 42

3.8时序分析 49

3.8.1时序分析基本参数 49

3.8.2指定时序要求 49

3.8.3完成时序分析 54

3.8.4查看时序分析结果 55

3.9编程和配置 55

3.10SignalTapⅡ逻辑分析仪的使用 59

3.10.1在设计中建立SignalTapⅡ逻辑分析仪 59

3.10.2利用MegaWizardPlug-InManager建立SignalTapⅡ逻辑分析仪 64

3.10.3SignalTapⅡ逻辑分析仪的器件编程 67

3.10.4查看SignalTapⅡ采样数据 68

3.11实例一个带清零和计数使能功能的模可变计数器设计 68

第4章 硬件描述语言（HDL）简介 73

4.1HDL发展 73

4.2几种具有代表性的HDL语言 74

4.2.1VHDL 74

4.2.2VerilogHDL 74

4.3各种HDL语言的体系结构和设计方法 75

4.3.1SystemC 75

4.2.3Superlog 75

4.2.4SystemC 75

4.3.2Superlog 76

4.3.3Verilog和VHDL在各方面的比较 76

4.4目前可取的可行策略和方式 78

4.5未来发展和技术方向 78

4.7特点 79

4.6国内发展的战略选择 79

4.8VHDL设计流程 81

4.9小结 81

第5章 VHDL程序的基本结构 82

5.1实体 83

5.2构造体及其子结构描述 87

5.2.1构造体 87

5.2.2VHDL子结构描述 90

5.3库与包集合及配置 101

5.3.1库（Library） 101

5.3.2包集合（Package） 103

5.3.3配置（Configuration） 104

5.4小结 106

第6章 用QuartusⅡ设计常用电路 107

6.1组合逻辑电路设计 107

6.1.1用VHDL描述的译码器 107

6.1.2用VHDL描述的编码器 115

6.1.3乘法器 117

6.2时序逻辑电路设计 121

6.2.1D触发器（DFF） 121

6.2.2寄存器和锁存器 123

6.2.3分频器 126

6.3存储器设计 132

6.3.1ROM只读存储器 132

6.3.2随机存储器RAM 133

6.3.3FIFO 135

6.4有限状态机 137

6.4.1有限状态机的描述 137

6.4.2状态机的应用设计举例——空调控制系统有限状态 140

6.5基于QuartusⅡ的其他设计示例 143

6.5.1双向数据总线——利用三态门构造 143

6.5.2锁相环路（PLL） 146

6.6小结 152

7.1实例一按键去抖动设计 154

第7章 基于QuartusⅡ的数字电路系统设计 154

7.2实例二单片机和FPGA接口逻辑设计 158

7.3实例三交通控制灯 160

7.3.1设计要求 160

7.3.2设计说明 161

7.3.3设计模块 161

7.4实例四数字秒表的设计 167

7.4.1设计要求（秒表的功能描述） 167

7.4.2模块功能划分 168

7.4.3设计实现、仿真波形和说明 170

7.4.4秒表显示模块 172

7.5实例五闹钟系统的设计 173

7.5.1闹钟系统的设计要求及设计思路 173

7.5.2闹钟系统的译码器的设计 179

7.5.3闹钟系统的移位寄存器的设计 180

7.5.4闹钟系统的闹钟寄存器和时间计数器的设计 181

7.5.5闹钟系统的显示驱动器的设计 184

7.5.6闹钟系统的分频器的设计 185

7.5.7闹钟系统的整体组装 186

7.6实例六数字密码锁设计 188

7.6.1设计要求 189

7.6.2输入、输出端口描述 189

7.6.3模块划分 189

7.6.4设计VHDL源程序 190

7.7.2顶层设计 193

7.7.1设计说明 193

7.7实例七数字出租车计费器设计 193

7.7.3功能子模块设计 194

7.8实例八IIC总线通信接口 200

7.8.1设计说明 200

7.8.2VHDL设计源程序 202

7.8.3时序仿真结果及说明 207

8.1.28051总体结构和设计文件说明 209

8.1.1主要设计特色 209

8.1MC8051单片机电路设计概述 209

第8章 MC8051单片机设计 209

8.1.3各个模块说明 212

8.2MC8051程序包 215

8.3MC8051内核的设计 216

8.4定时计数器模块 219

8.5串口模块 225

8.6控制模块 237

8.7算术逻辑模块 240

8.8小结 242

附录 243

附录A VHDL快速查阅 243

A-1保留字 243

A-2VHDL语法参考 243

附录B 标准逻辑包（StandardLogicPackage） 249

附录C VHDL学习资源 279

参考文献 281