数字电子技术PDF电子书下载

第1章 数字逻辑基础 1

1.1 数字量、计数制和编码制 1

1.2 逻辑代数的三种基本逻辑运算 4

1.2.1 逻辑与及与运算 4

1.2.2 逻辑或及或运算 5

1.2.3 逻辑非及非运算 5

1.2.4 复合逻辑运算 6

1.3 逻辑代数的基本公式和常用公式 7

1.3.1 基本公式 7

1.3.2 常用公式 7

1.4 逻辑代数的三条基本规则 8

1.5 逻辑函数的表示方法 9

1.6 逻辑函数的化简 10

1.6.1 逻辑函数式的最简形式 10

1.6.2 逻辑函数的公式化简法 10

1.6.3 逻辑函数的卡诺图化简法 11

1.7 具有无关项的逻辑函数化简 15

习题 16

第2章 逻辑门电路 18

2.1 半导体二极管和三极管的开关特性 18

2.1.1 半导体二极管的开关特性 18

2.1.2 半导体三极管的开关特性 19

2.2.2 二极管或门 20

2.2.3 三极管非门 20

2.2.1 二极管与门 20

2.2 基本的门电路 20

2.3 TTL门电路 21

2.3.1 TTL与非门的工作原理 21

2.3.2 TTL与非门的输入特性和输出特性 22

2.3.3 TTL与非门的动态特性 25

2.3.4 集电极开路门和三态门 26

2.3.5 TTL与非门电路的改进 28

2.4 其它类双极型数字集成电路简介 31

2.5.1 NMOS反相器 32

2.5.2 COMS反相器 32

2.5.3 MOS与非门和或非门 35

2.5.4 CMOS传输门和双向模拟开关 36

2.5.5 CMOS三态门 37

2.5.6 漏极开路的门电路(ID门) 37

2.5.7 改进的CMOS电路 38

2.5.8 CMOS电路的正确使用 39

习题 40

第3章 组合逻辑电路 44

3.1 组合逻辑电路的分析 44

3.1.1 分析加法器 45

3.1.2 分析数据选择器 47

3.1.3 分析多路分配器 47

3.1.4 分析数值比较器 48

3.2 组合逻辑电路的设计 50

3.2.1 设计编码器 51

3.2.2 设计译码器 52

3.3 组合逻辑电路中的竞争和冒险 60

3.3.1 产生竞争、冒险的原因 60

3.4 用MSI器件设计组合逻辑电路 61

3.4.1 用数据选择器设计其它逻辑电路 61

3.3.2 消除竞争冒险的方法 61

3.4.2 用译码器设计其它逻辑电路 63

习题 65

第4章 触发器 68

4.1 基本RS触发器 68

4.2 时钟触发器 70

4.2.1 同步RS触发器 70

4.2.2 主从结构触发器 72

4.2.3 边沿触发器 75

4.3 触发器的动态特性 80

4.3.1 主从触发器的动态特性 80

4.3.2 维持阻塞触发器的动态特性 81

习题 81

5.1 时序逻辑电路的分析 87

5.1.1 分析时序逻辑电路的一般步骤 87

第5章 时序逻辑电路 87

5.1.2 分析寄存器和移位寄存器 88

5.1.3 分析计数器 92

5.1.4 顺序脉冲发生器 102

5.2.1 时序逻辑电路设计的几中方法 104

5.2.2 时序逻辑电路设计的一般步骤 104

5.2 时序逻辑电路的设计 104

5.2.3 同步时序逻辑电路设计举例 105

5.3 用MSI器件设计时序逻辑电路 110

习题 114

第6章 半导体存储器 119

6.1 只读存储器(ROM) 119

6.1.1 掩模只读存储器 119

6.1.2 可编程只读存储器(PROM) 120

6.1.3 可擦除的可编程只读存储器(EPROM) 121

6.2 随机存储存器(RAM) 124

6.2.1 静态随机存储器(SRAM) 124

6.2.2 动态随机存储器(DRAM) 127

6.3 存储器容量的扩展 129

6.3.1 位扩展方式 129

6.3.2 字扩展方式 130

6.4.1 串行存储器的结构和工作原理 131

6.4 串行存储器 131

6.4.2 串行存储器中的动态CMOS移位寄存单元 132

6.5 用存储器实现组合逻辑函数 133

习题 134

第7章 可编程逻辑器件 136

7.1 可编程逻辑阵列(PLA) 136

7.2.1 PAL的基本电路 138

7.2.2 PAL的输出电路类型 138

7.2 可编程阵列逻辑(PAL) 138

7.3 通用阵列逻辑(GAL) 144

7.3.1 GAL的电路结构 144

7.3.2 输出逻辑宏单元(OLMC) 146

7.3.3 GAL的输入特性和输出特性 147

7.4 可擦除的可编程逻辑器件(EPLD) 149

7.4.1 EPLD的基本结构 149

7.5 现场可编程门陈列(FPGA) 150

7.5.1 FPGA的基本结构 150

7.4.2 EPLD的输出逻辑宏单元 150

7.5.2 FPGA中的IOB和CLB 151

7.5.3 FPGA的互连资源 153

7.5.4 编程数据的装载 156

7.6 PLD的编程 158

7.7 在系统可编程逻辑器件(ISP-PLD) 160

7.7.1 低密度ISP-PLD 160

7.7.2 高密度ISP-PLD 161

7.7.3 在系统可编程通用数字开关(ispGDS) 164

7.7.4 ISP技术优越性 166

7.7.5 ISP-PLD的开发工具 166

习题 167

8.1 单稳态触发器 170

8.1.1 用门电路构成单稳态触发器 170

第8章 脉冲波形的产生与整形 170

8.1.2 集成单稳态触发器 174

8.2 施密特角发器 175

8.2.1 用门电路构成的施密特触发器 176

8.2.2 集成施密特触发器 176

8.3 多谐振荡器 178

8.3.1 用门电路构成的振荡器 178

8.3.2 晶体振荡器 182

8.4 集成555定时器及其应用 183

8.4.1 集成7555定时器 184

8.4.2 用7555定时器构成施密特触发器 185

8.4.3 用7555定时器构成单稳态触发器 186

8.4.4 用7555定时器构成多谐振荡器 188

习题 190

9.1 D/A转换器 193

9.1.1 D/A转换的基本原理 193

第9章 A/D和D/A转换器 193

9.1.2 倒T形电阻网络D/A转换器 194

9.1.3 集成D/A转换器及其主要技术参数 194

9.2 A/D转换器 196

9.2.1 A/D转换的基本原理及分类 196

9.2.2 逐次渐近型A/D转换器 198

9.2.3 双积分型A/D转换器 200

习题 202

附录A 电气简图用图形符号 203

附录B 常用逻辑符号对照表 211

参考文献 212

2.5 MOS门电路 321