复杂SOC设计PDF电子书下载

目录出版者的话专家指导委员会译者序译者简介审校者简介序言一序言二前言第1章 为什么需要新的SOC设计方法学 1

1.1 百万门SOC的时代 1

1.1.1 摩尔定律意味着机遇和危机 2

1.1.2 发展障碍1：设计了错误的芯片 3

1.1.3 发展障碍2：用错误的方法设计芯片 3

1.2 SOC设计的基本趋势 4

1.2.1 为每个系统设计一个新的SOC是糟糕的想法 5

1.2.2 SOC设计改革：更低的设计成本和更大的设计灵活性 5

1.2.3 并发性 6

1.2.4 可编程性 7

1.2.5 可编程性和效率 7

1.2.6 SOC设计成功的关键：特定领域的灵活性 10

1.3 当前的SOC设计方法存在什么问题 11

1.3.1 传统的处理器存在什么问题 12

1.3.2 传统的SOC设计方法存在什么问题 13

1.4 概述：改进的SOC设计方法学 15

1.4.1 SOC设计流程 15

1.4.2 可配置的处理器作为组成模块 16

1.4.3 一个普通的例子 17

1.4.4 专用处理器配置的结果 17

1.4.5 处理器作为SOC的组成模块 19

1.4.6 解决系统设计问题 19

1.4.7 改进的SOC设计方法的涵义 22

1.4.8 向基于处理器的SOC设计的转变 24

1.5 进一步的阅读资料 24

第2章 当前的SOC设计 26

2.1 硬件系统结构 26

2.1.1 当前RTL的使用情况如何 27

2.1.2 控制、数据通路和存储器 28

2.1.3 硬件趋势 29

2.2 软件结构 29

2.3 当前的SOC设计流程 32

2.4 半导体经济学的影响 35

2.5 SOC设计的6个主要问题 36

2.5.1 不断变化的市场需求 36

2.5.2 不足的产品产量和寿命 37

2.5.3 半导体供应链的不灵活性 37

2.5.4 不足的性能、效率和成本 38

2.5.5 设计和验证中的风险、成本和延迟 38

2.5.6 硬件和软件设计团队之间协作不足 39

2.6 进一步的阅读资料 40

2.5.7 6个问题的解决 40

第3章 SOC设计的新视角 41

3.1 以处理器为中心的SOC架构基础 41

3.2 为传统的软件任务加速处理器 45

3.2.1 通用处理器的发展过程 45

3.2.2 阐述可配置性和可扩展性 46

3.2.3 处理器可扩展性 46

3.2.4 设计者定义的指令集 47

3.2.5 存储器系统和可配置性 48

3.2.6 可配置处理器的起源 49

3.3 例子：用EEMBC基准测试Tensilica Xtensa处理器 50

3.3.1 EEMBC消费类基准 51

3.3.2 电信 52

3.3.3 EEMBC网络基准 53

3.3.4 作为RTL替代品的处理器 54

3.4.1 可用的并发性 56

3.4 多处理器系统设计 56

3.4.2 并行性和功率 57

3.4.3 多处理器设计方法的实际视点 58

3.4.4 划分的形式 58

3.4.5 处理器接口和互连 60

3.4.6 任务间通信 63

3.5 SOC设计方法的新要素 63

3.5.1 SOC设计流程 64

3.5.2 新流程的基本步骤 65

3.6 解决6个问题 66

3.6.1 提高SOC的可编程性 66

3.6.2 创建优化平台以积累产品产量 66

3.6.4 优化处理器的性能和效率 67

3.6.3 为取得供应优势使用可移植IP模块 67

3.6.5 用调整过的处理器代替硬连线设计 68

3.6.6 用以处理器为中心的SOC方法统一硬件和软件 68

3.6.7 复杂SOC和6个问题 68

3.7 进一步的阅读资料 68

第4章 复杂SOC的系统级设计 71

4.1 复杂SOC系统架构的机遇 72

4.1.1 并行设计的基本过程 73

4.1.2 SOC——组件交互网络 73

4.1.3 硅尺寸缩小对系统划分的影响 75

4.1.4 为什么用多处理器 75

4.1.5 并行性和系统架构的种类 76

4.1.6 迟滞、带宽和通信结构 78

4.1.7 SOC通信架构中的可靠性和可缩放性 82

4.1.8 通信编程灵活性 83

4.1.9 交互机制的早期绑定和晚期绑定 84

4.2 以处理器为中心的SOC组织中的主要决定 85

4.2.1 出发点：基本接口和计算 86

4.2.2 并行化任务 88

4.2.3 将任务分配到处理器上 89

4.2.4 选择合适的通信结构 93

4.3 通信设计＝软件模式＋硬件互连 96

4.3.1 软件通信模式 97

4.3.2 消息传递 97

4.3.3 共享存储器 98

4.3.4 设备驱动器 100

4.4 硬件互连机制 101

4.4.1 总线 101

4.4.2 直接连接端口 104

4.4.3 数据队列 105

4.5.1 复杂SOC设计中系统建模的作用 108

4.4.4 时分复用处理器 108

4.5 性能驱动的通信设计 108

4.5.2 系统建模语言 109

4.5.3 系统建模例子：XTMP 111

4.5.4 平衡计算和通信 115

4.6 SOC设计流程 115

4.6.1 推荐的设计流程 115

4.6.2 SOC设计方法中的改变 117

4.7 复杂SOC中的非处理器组成模块 118

4.7.1 存储器 118

4.7.2 I/O外围设备 119

4.7.3 硬连线逻辑模块 120

4.8 以处理器为中心的SOC架构的影响 121

4.9 进一步的阅读资料 122

第5章 可配置处理器：软件视角 124

5.1 处理器硬件／软件协同生成 125

5.1.1 应用、编程语言和处理器架构 125

5.1.2 小例子：像素混合 126

5.2 指令定义和应用细调的过程 127

5.2.1 剖析和性能 128

5.2.2 为了提高性能和效率的新指令 131

5.3 指令扩展的基础 131

5.3.1 指令扩展的方法 133

5.3.2 应用的升级 137

5.3.3 指令集性能和通用性之间的权衡 138

5.3.4 操作融合 139

5.3.5 复合操作 144

5.3.6 SIMD指令 145

5.4 程序员模型 147

5.4.1 基准用户指令集 148

5.4.2 专用指令集 150

5.4.3 系统编程指令集 151

5.5 处理器性能因素 152

5.5.1 软件开发环境 155

5.5.2 软件运行时环境 160

5.5.3 处理器生成流程 162

5.6 实例：细调一个大型任务 163

5.7 存储器系统细调 167

5.7.1 基本的存储器系统策略 167

5.7.2 详细的存储器系统细调 168

5.7.3 整体存储器系统性能 169

5.7.4 内部循环数据调用细调 171

5.8 长指令字 174

5.8.1 代码长度和长指令 175

5.8.2 长指令字和自动处理器生成 177

5.9 全自动指令集扩展 179

5.10 进一步的阅读资料 182

第6章 可配置处理器：硬件视角 184

6.1 应用加速：一个常见的问题 184

6.2 流水线和处理器简介 187

6.2.1 流水线的基本原理 187

6.2.2 RISC流水线基础 187

6.2.3 扩展指令集实现的流水线 188

6.2.4 处理器硬件扩展正确性的保证 190

6.3 从硬件模块到处理器 190

6.3.1 从硬件到指令的基本转换 191

6.3.2 每条指令一个原语操作 192

6.3.3 每条指令多个独立操作 196

6.3.4 流水线化的指令 199

6.3.5 把硬件功能映射到处理器指令的权衡 200

6.4 从硬连线引擎转移到处理器 201

6.4.1 把有限状态机转换成软件 201

6.4.2 瞄准灵活性的专用处理器设计 204

6.4.3 从微代码引擎到处理器的转变 206

6.4.4 微代码数据通路 208

6.4.5 编码操作 209

6.4.6 微程序 211

6.5 设计处理器接口 212

6.5.1 存储器映射RAM 214

6.5.2 存储器映射队列和寄存器 217

6.5.3 基于连线的输入输出 220

6.6 一个简单的例子：ATM包分段和重组 223

6.7.1 深埋的任务引擎 227

6.7 处理器用于硬件替换的新功能 227

6.7.2 带有备用处理器的设计 229

6.7.3 系统监控处理器 230

6.8 处理器、硬件实现方法和验证流程 231

6.8.1 硬件流程 232

6.8.2 验证流程 233

6.9 硬件抽象的发展 235

6.10 进一步的阅读资料 235

第7章 SOC设计中的深入论题 237

7.1 针对处理器性能的流水线设计 237

7.2 深入处理器流水线阻塞 240

7.2.1 三种流水线阻塞类型 240

7.2.2 流水线和异常 243

7.2.3 对复杂指令的替代性流水线化 244

7.3.1 克服分支架构的差异 245

7.3 优化处理器来适应硬件 245

7.3.2 克服存储器访问限制 250

7.4 多处理器调试和跟踪 250

7.4.1 MP调试 251

7.4.2 MP跟踪 252

7.5 存储器系统中的问题 253

7.5.1 多存储器端口流水线 253

7.5.2 SIMD指令集中的存储器对齐 254

7.5.3 共享存储器的同步机制 255

7.5.4 指令ROM 258

7.6 优化可扩展处理器的功耗 258

7.6.1 内核功耗 259

7.6.2 可扩展能力对性能的影响 259

7.6.3 存储器功耗 260

7.6.4 缓存器功耗指南 261

7.7 TIE基础 263

7.7.1 TIE操作 264

7.7.2 TIE状态和寄存器堆 265

7.7.3 外部TIE端口和队列 266

7.7.4 TIE常量 267

7.7.5 TIE功能调度（use和def） 268

7.7.6 使用TIE的内建寄存器、接口和函数 268

7.7.7 共享和迭代的TIE函数 270

7.7.8 多槽指令 271

7.8 进一步的阅读资料 271

第8章 未来的SOC设计：处理器海 273

8.1 SOC设计正在经历什么样的发展 273

8.1.1 SOC和ROI 275

8.1.2 设计者的困境 276

8.1.3 通用处理器的限制 277

8.1.4 新的处理器 278

8.1.5 这些处理器为什么会与众不同 279

8.1.6 SOC设计的转变 281

8.2 软件可编程性为何如此重要 283

8.3 展望SOC的未来 284

8.4 处理器按比例性能提升模型 285

8.5 复杂SOC的未来应用 291

8.6 复杂SOC设计流程的未来 292

8.7 产业的未来 296

8.8 突破性技术观点 299

8.9 长远观点 302

8.10 进一步的阅读资料 303

索引 305