EDA技术实用教程 VHDL版PDF电子书下载

第1章 概述 1

1.1 EDA技术及其发展 1

1.2 EDA技术实现目标 3

1.3 硬件描述语言 4

1.4 HDL综合 6

1.5 基于HDL的自顶向下设计方法 8

1.6 EDA技术的优势 10

1.7 EDA设计流程 11

1.7.1 设计输入（原理图／HDL文本编辑） 12

1.7.2 综合 13

1.7.3 适配 13

1.7.4 时序仿真与功能仿真 14

1.7.5 编程下载 14

1.7.6 硬件测试 14

1.8 ASIC及其设计流程 15

1.8.1 ASIC设计简介 15

1.8.2 ASIC设计一般流程简述 17

1.9 常用EDA工具 18

1.9.1 设计输入编辑器 18

1.9.2 HDL综合器 19

1.9.3 仿真器 20

1.9.4 适配器 20

1.9.5 下载器 21

1.10 Quartus Ⅱ简介 21

1.11 IP核 22

1.12 EDA技术发展趋势 24

习题 25

第2章 FPGA/CPLD结构原理 26

2.1 概述 26

2.1.1 PLD的发展历程 26

2.1.2 PLD分类 27

2.2 简单PLD结构原理 28

2.2.1 逻辑元件符号表示 28

2.2.2 PROM结构原理 29

2.2.3 PLA结构原理 31

2.2.4 PAL结构原理 31

2.2.5 GAL结构原理 33

2.3 CPLD的结构及其工作原理 35

2.4 FPGA的结构及其工作原理 38

2.4.1 查找表逻辑结构 38

2.4.2 Cyclone Ⅲ系列器件的结构与原理 39

2.5 硬件测试 44

2.5.1 内部逻辑测试 44

2.5.2 JTAG边界扫描测试 45

2.5.3 嵌入式逻辑分析仪 48

2.6 PLD产品概述 48

2.6.1 Lattice公司的PLD器件 48

2.6.2 Xilinx公司的PLD器件 50

2.6.3 Altera公司的PLD器件 52

2.6.4 Actel公司的PLD器件 55

2.6.5 Altera的FPGA配置方式 55

2.7 CPLD/FPGA的编程与配置 56

2.7.1 CPLD在系统编程 56

2.7.2 FPGA配置方式 57

2.7.3 FPGA专用配置器件 58

2.7.4 使用单片机配置FPGA 59

2.7.5 使用CPLD配置FPGA 61

习题 61

第3章 VHDL设计初步 62

3.1 组合电路的VHDL描述 62

3.1.1 2选1多路选择器及其VHDL描述1 62

3.1.2 2选1多路选择器及其VHDL描述2 68

3.1.3 2选1多路选择器及其VHDL描述3 71

3.1.4 半加器及其VHDL的描述 72

3.1.5 1位二进制全加器及其VHDL描述 75

3.1.6 VHDL例化语句 76

3.2 基本时序电路的VHDL描述 77

3.2.1 D触发器的VHDL描述 78

3.2.2 VHDL实现时序电路的不同表述 81

3.2.3 异步时序电路设计 83

3.3 计数器的VHDL设计 84

3.3.1 4位二进制加法计数器设计 84

3.3.2 整数类型 85

3.3.3 计数器的其他VHDL表达方式 85

3.4 实用计数器的VHDL设计 88

习题 92

第4章 Quartus Ⅱ应用向导 95

4.1 基本设计流程 95

4.1.1 建立工作库文件夹和编辑设计文件 95

4.1.2 创建工程 96

4.1.3 编译前设置 98

4.1.4 全程编译 99

4.1.5 时序仿真 100

4.1.6 应用RTL电路图观察器 104

4.2 引脚设置与硬件验证 104

4.2.1 引脚锁定 104

4.2.2 编译文件下载 105

4.2.3 AS模式编程 107

4.2.4 JTAG间接模式编程配置器件 107

4.2.5 USB-Blaster编程配置器件使用方法 108

4.2.6 其他的锁定引脚方法 108

4.3 嵌入式逻辑分析仪使用方法 110

4.4 编辑SignalTap Ⅱ的触发信号 115

4.5 原理图输入设计方法 116

4.5.1 层次化设计流程 116

4.5.2 应用宏模块的多层次原理图设计 120

4.5.3 74系列宏模块逻辑功能真值表查询 124

4.6 keep属性应用 124

4.7 SignalProbe使用方法 125

4.8 Settings设置 126

4.9 适配器Fitter设置 127

4.10 HDL版本设置及Analysis＆Synthesis功能 128

4.11 Chip Planner应用 129

4.11.1 Chip Planner应用实例 129

4.11.2 Chip Planner功能说明 130

4.11.3 利用Change Manager检测底层逻辑 131

4.12 Synplify Pro的应用及其与Quartus Ⅱ接口 132

4.12.1 Synplify Pro设计指南 133

4.12.2 SynplifyPro与Quartus Ⅱ的接口方法 135

习题 137

实验与设计 137

4-1 设计含异步清零和同步加载与时钟使能的计数器 137

4-2 4选1多路选择器设计实验 139

4-3 用文本和原理图输入法设计8位全加器 139

4-4 十六进制7段数码显示译码器设计 140

4-5 原理图输入法设计8位十进制显示的频率计 141

4-6 数码扫描显示电路设计 141

第5章 VHDL设计进阶 142

5.1 数据对象 142

5.1.1 常数 142

5.1.2 变量 143

5.1.3 信号 143

5.1.4 进程中的信号赋值与变量赋值 145

5.2 VHDL设计实例及其语法内涵 150

5.2.1 含同步并行预置功能的8位移位寄存器设计 150

5.2.2 移位模式可控的8位移位寄存器设计 152

5.2.3 位矢中′1′码个数统计电路设计 153

5.2.4 三态门设计 155

5.2.5 双向端口的设计方法 156

5.2.6 三态总线电路设计 158

5.2.7 双边沿触发时序电路设计讨论 160

5.3 顺序语句归纳 161

5.3.1 进程语句格式 161

5.3.2 进程结构组成 162

5.3.3 进程要点 162

5.4 并行赋值语句讨论 164

5.5 IF语句概述 165

5.6 半整数与奇数分频电路设计 168

5.7 仿真延时 170

5.7.1 固有延时 170

5.7.2 传输延时 171

5.7.3 仿真δ 171

5.8 VHDL的RTL表述 172

5.8.1 行为描述 172

5.8.2 数据流描述 174

5.8.3 结构描述 174

习题 175

实验与设计 175

5-1 半整数与奇数分频器设计 175

5-2 简易分频器设计 176

5-3 VGA彩条信号显示控制电路设计 176

5-4 基于时序电路的移位相加型8位硬件乘法器设计 181

5-5 移位寄存器设计 182

5-6 串／并转换数码静态显示控制电路设计 182

5-7 并／串转换扩展输入口电路设计 183

第6章 宏功能模块与IP应用 184

6.1 宏功能模块概述 184

6.1.1 知识产权核的应用 184

6.1.2 使用MegaWizard Plug-In Manager 185

6.1.3 在Quartus Ⅱ中对宏功能模块进行例化 186

6.2 LPM计数器模块使用方法 186

6.2.1 LPM_COUNTER计数器模块文本文件的调用 186

6.2.2 创建工程与仿真测试 190

6.3 基于LPM的流水线乘法累加器设计 190

6.3.1 LPM加法器模块设置调用 190

6.3.2 LPM乘法器模块设置调用 192

6.3.3 乘法累加器的仿真测试 193

6.3.4 乘法器的VHDL文本表述和相关属性设置 194

6.4 LPM随机存储器的设置和调用 195

6.4.1 存储器初始化文件生成 195

6.4.2 LPM_RAM的设置和调用 197

6.4.3 对LPM_RAM仿真测试 199

6.4.4 VHDL的存储器描述及相关属性 199

6.4.5 数据类型定义语句 200

6.4.6 存储器配置文件属性定义和结构设置 204

6.5 LPM_ROM的定制和使用示例 205

6.5.1 LPM_ROM的定制调用和测试 205

6.5.2 LPM存储器模块取代设置 206

6.5.3 简易正弦信号发生器设计 206

6.5.4 正弦信号发生器硬件实现和测试 208

6.6 在系统存储器数据读写编辑器应用 209

6.7 FIFO定制 211

6.8 LPM嵌入式锁相环调用 212

6.8.1 建立嵌入式锁相环元件 212

6.8.2 联合设计与测试 214

6.8.3 测试锁相环 215

6.9 NCO核数控振荡器使用方法 215

6.10 使用IP Core设计FIR滤波器 218

6.11 8051单片机IP核应用 220

6.12 DDS实现原理与应用 222

6.12.1 DDS实现原理 223

6.12.2 DDS信号发生器设计 225

习题 226

实验与设计 226

6-1 查表式硬件运算器设计 226

6-2 简易正弦信号发生器设计 227

6-3 8位数码显示频率计设计 228

6-4 简易逻辑分析仪设计 229

6-5 DDS信号发生器设计 230

6-6 DDS移相信号发生器设计 231

6-7 4×4阵列键盘键信号检测电路设计 232

6-8 8051单片机IP核SOC片上系统设计实验 234

6-9 VGA简单图像显示控制模块设计 234

第7章 VHDL有限状态机设计 235

7.1 VHDL状态机的一般形式 235

7.1.1 为什么要使用状态机 235

7.1.2 一般有限状态机的结构 237

7.1.3 状态机设计初始控制与表述 240

7.2 Moore型有限状态机的设计 241

7.2.1 ADC采样控制设计及多进程结构状态机 241

7.2.2 序列检测器之状态机设计 245

7.3 Mealy型有限状态机的设计 247

7.4 状态机图形编辑设计方法 250

7.5 状态编码 252

7.5.1 直接输出型编码 252

7.5.2 顺序编码 254

7.5.3 一位热码状态编码 255

7.5.4 状态编码设置 255

7.6 安全状态机设计 257

7.6.1 程序直接导引法 257

7.6.2 状态编码监测法 258

7.6.3 借助EDA优化控制工具生成安全状态机 259

7.7 硬件数字技术排除毛刺 259

7.7.1 延时方式去毛刺 259

7.7.2 逻辑方式去毛刺 261

7.7.3 定时方式去毛刺 262

习题 263

实验与设计 264

7-1 序列检测器设计 264

7-2 并行ADC采样控制电路实现与硬件验证 264

7-3 数据采集模块和简易存储示波器设计 265

7-4 五功能智能逻辑笔设计 267

7-5 比较器加DAC器件实现ADC转换功能电路设计 268

7-6 通用异步收发器UART设计 268

7-7 点阵型与字符型液晶显示器驱动控制电路设计 270

7-8 串行ADC/DAC采样或信号输出控制电路设计 270

7-9 硬件消抖动电路设计 270

7-10 状态机控制串／并转换8数码静态显示 270

7-11 数字温度器件DS18B20测控电路设计 271

第8章 系统优化和时序分析 272

8.1 资源优化 272

8.1.1 资源共享 273

8.1.2 逻辑优化 274

8.1.3 串行化 275

8.2 速度优化 277

8.2.1 流水线设计 277

8.2.2 寄存器配平 280

8.2.3 关键路径法 281

8.2.4 乒乓操作法 281

8.2.5 加法树法 282

8.3 优化设置与时序分析 282

8.3.1 使用Design Assistant检查设计可靠性 283

8.3.2 增量布局布线控制设置 283

8.3.3 时序设置与分析 284

8.3.4 查看时序分析结果 286

8.3.5 适配优化设置示例 287

8.3.6 LogicLock优化技术 288

习题 288

实验与设计 289

8-1 采用流水线技术设计高速数字相关器 289

8-2 线性反馈移位寄存器设计 290

8-3 循环冗余校验（CRC）模块设计 291

8-4 基于DES数据加密标准的加解密系统设计 293

8-5 SPWM脉宽调制控制系统设计 294

8-6 步进电机细分控制电路设计 297

8-7 乒乓球游戏电路设计 299

第9章 VHDL结构与要素 300

9.1 实体 300

9.1.1 实体语句结构 300

9.1.2 参数传递说明语句 300

9.1.3 参数传递映射语句 302

9.1.4 端口说明语句 303

9.2 结构体 304

9.3 子程序 304

9.3.1 函数 305

9.3.2 重载函数 308

9.3.3 转换函数 310

9.3.4 决断函数 313

9.3.5 过程 313

9.3.6 重载过程 315

9.4 VHDL库 316

9.4.1 库的种类 316

9.4.2 库的用法 317

9.5 VHDL程序包 319

9.6 配置 321

9.7 VHDL文字规则 322

9.7.1 数字 322

9.7.2 字符串 322

9.7.3 标识符及其表述规则 323

9.7.4 下标名 324

9.8 数据类型 324

9.8.1 VHDL预定义数据类型 324

9.8.2 IEEE预定义标准逻辑位与矢量 327

9.8.3 其他预定义标准数据类型 327

9.8.4 数据类型转换示例 328

9.9 VHDL操作符 331

9.9.1 逻辑操作符 331

9.9.2 关系操作符 333

9.9.3 算术操作符 335

习题 337

实验与设计 338

9-1 乐曲硬件演奏电路设计 338

9-2 数字彩色液晶显示控制电路设计 342

9-3 GPS应用的通信电路设计 342

9-4 VGA动画图像显示控制电路设计 342

9-5 PS2键盘控制模型电子琴电路设计 343

9-6 基于CPLD的FPGA PS模式编程配置控制电路设计 344

9-7 基于M9K RAM型LPM移位寄存器设计 345

9-8 基于FT245BM的USB通信控制模块设计 345

第10章 VHDL基本语句 346

10.1 顺序语句 346

10.1.1 赋值语句 346

10.1.2 IF语句 346

10.1.3 CASE语句 346

10.1.4 LOOP语句 349

10.1.5 NEXT语句 349

10.1.6 EXIT语句 350

10.1.7 WAIT语句 351

10.1.8 子程序调用语句 354

10.1.9 RETURN语句 356

10.1.10 NULL语句 357

10.2 VHDL并行语句 357

10.2.1 并行信号赋值语句 358

10.2.2 块语句 361

10.2.3 并行过程调用语句 364

10.2.4 元件例化语句 365

10.2.5 生成语句 366

10.2.6 REPORT语句 370

10.2.7 断言语句 371

10.3 属性描述与定义语句 373

习题 376

实验与设计 376

10-1 直流电机综合测控系统设计 376

10-2 等精度频率／脉宽／占空比／相位多功能测试仪设计 378

10-3 PC机键盘经UART串口控制模型电子琴电路设计 386

10-4 AM幅度调制信号发生器设计 387

10-5 单片全数字型DDS函数信号发生器综合设计实验 388

10-6 正交幅度调制与解调系统实现 388

第11章 系统仿真 390

11.1 仿真 390

11.2 VHDL源程序仿真 390

11.3 仿真激励信号的产生 393

11.4 VHDL测试基准 395

11.5 VHDL系统级仿真 399

11.6 使用ModelSim进行仿真 400

附录 EDA开发系统使用简介 406

1.1 KX-7C5E＋型EDA/SOPC系统 407

1.2 KX-DN5/7系列EDA/SOPC系统 409

1.3 EDA/SOPC设计实验标准扩展模块 410

1.4 MIF文件生成器使用方法 413

主要参考文献 416