SOPC技术实用教程PDF电子书下载

第1章 概述 1

1.1 SOC单片系统 1

1.2 SOPC及其技术 3

1.3 基于FPGA和SOPC技术的处理器 6

1.4 基于FPGA和SOPC技术的DSP 7

第2章 Quartus Ⅱ基本使用方法 11

2.1 正弦信号发生器设计 11

2.1.1 设计原理 12

2.1.2 创建工程和编辑设计文件 13

2.1.3 创建工程 14

2.1.4 编译前设置 16

2.1.5 编译 18

2.1.6 定制ROM初始化数据文件 19

2.1.7 定制ROM元件 22

2.1.8 再次全程编译并了解编译结果 25

2.1.9 仿真 27

2.1.10 应用RTL电路图观察器 30

2.2 引脚锁定和编程下载 30

2.2.1 引脚锁定 30

2.2.2 SOF文件下载 33

2.2.3 对配置器件编程 35

2.3 使用在系统嵌入式存储器数据编辑器 36

2.4 使用嵌入式逻辑分析仪进行实时测试 38

2.4.1 应用SignalTapⅡ测试singt 38

2.4.2 编辑触发函数 44

2.5 嵌入式锁相环altPLL宏功能模块调用 45

2.5.1 建立嵌入式锁相环PLL元件 45

2.5.2 测试锁相环PLL 48

【习题】 48

【实验2-1】正弦信号发生器设计实验 49

【实验2-2】基于DDS的数字移相信号发生器设计实验 49

第3章 适配与时序优化设置 54

3.1 优化设置与时序分析 54

3.1.1 Settings设置 54

3.1.2 HDL版本设置及Analysis＆Synthesis功能 55

3.1.3 Analysis＆Synthesis的优化设置 56

3.1.4 Fitter设置 56

3.1.5 增量布局布线控制设置 57

3.1.6 使用DesignAssistant检查设计可靠性 58

3.1.7 时序设置与分析 59

3.1.8 查看时序分析结果 61

3.1.9 适配优化设置 63

3.2 原理图与VHDL文本混合输入设计 66

3.2.1 设计16位VHDL加法器 66

3.2.2 8位乘法累加器顶层原理图设计 67

3.2.3 仿真 69

第4章 逻辑锁定技术 71

4.1 LogicLock技术的基本内容 71

4.1.1 LogicLock技术解决系统设计优化 71

4.1.2 LogicLock的基本内容 73

4.1.3 锁定区域的基本方式 73

4.1.4 层次化逻辑锁定区域 74

4.1.5 LogicLock技术的不同应用流程 75

4.1.6 系统性能强化策略 77

4.1.7 锁定区域的移植与再利用 78

4.2 流水线乘法器结构与未锁定前特性 78

4.3 应用逻辑锁定技术 82

4.3.1 pipemult模块设计 82

4.3.2 确定逻辑锁定区域及其特性 83

4.3.3 将设计实体移至锁定区域 85

4.3.4 编译优化锁定后的pipemult模块 86

4.3.5 输出逻辑锁定约束信息 87

4.3.6 将VQM文件加入进项层工程 90

4.3.7 输入逻辑锁定约束 91

【习题】 94

【实验4-1】用逻辑锁定优化技术设计流水线乘法器实验 95

【实验4-2】用逻辑锁定优化技术设计16阶数字滤波器实验 95

第5章 Matlab/DSP Builder设计向导 100

5.1 Matlab/DSP Builder及其设计流程 100

5.2 可控正弦信号发生器设计 103

5.2.1 建立设计模型 103

5.2.2 Simulink模型仿真 112

5.2.3 SignalCompiler使用方法 117

5.2.4 使用ModelSim进行RTL级仿真 121

5.2.5 使用QuartusⅡ实现时序仿真 123

5.2.6 硬件测试与硬件实现 125

5.3 DSP Builder层次化设计 126

DSP Builder的子系统（SubSystem） 126

5.4 DSP Builder的状态机设计 131

5.4.1 FIFO控制状态机设计示例 131

5.4.2 状态机设计流程 134

5.5 自动设计流程和SignalTap Ⅱ的用法 139

5.5.1 安装SignalTap Ⅱ Node模块 140

5.5.2 系统仿真和硬件测试 142

5.5.3 信号节点的资源利用情况 146

5.6 元件编辑窗整理 146

【习题】 148

【实验5-1】利用Matlab/DSP Builder设计基本电路模块实验 148

第6章 DSP与数字通信模块设计 150

6.1 FIR数字滤波器设计 150

6.1.1 FIR滤波器原理 150

6.1.2 使用DSP Builder设计FIR滤波器 151

6.1.3 使用Matlab的滤波器设计工具 158

6.2 IIR数字滤波器设计 166

6.2.1 IIR滤波器原理 167

6.2.2 设计4阶直接Ⅱ型IIR滤波器 168

6.3 直接数字合成器设计 172

6.3.1 DDS模块设计 172

6.3.2 FSK调制器设计 174

6.3.3 正交信号发生器设计 176

6.3.4 数字移相信号发生器设计 176

6.4 数字编码与译码器设计 176

6.4.1 伪随机序列 176

6.4.2 帧同步检出 178

6.4.3 RS码 180

6.4.4 Viterbi译码 183

【习题】 183

【实验6-1】FIR数字滤波器设计实验 184

【实验6-2】IIR数字滤波器设计实验 185

【实验6-3】基于DSP Builder的DDS设计实验 185

【实验6-4】编译码器设计实验 188

【实验6-5】正交幅度调制与解调模型设计实验 188

第7章 SOPC设计初步 191

7.1 Nios嵌入式CPU核 191

7.2 Nios嵌入式系统设计流程 192

7.2.1 Nios系统硬件开发流程 192

7.2.2 Nios系统软件开发流程 194

7.3 Nios系统设计实例 196

7.3.1 Nios硬件系统开发流程 196

7.3.2 Nios系统软件开发流程 213

7.4 Nios系统软件设计说明 219

7.4.1 Nios SDK目录概述 219

7.4.2 编辑输入并保存C源文件 220

7.4.3 源程序分析 221

7.4.4 编译源程序 222

7.4.5 下载程序代码 224

7.4.6 使用GNU Debug调试程序 225

7.4.7 Nios SDK Shell部分命令使用 229

【习题】 229

【实验7-1】设计一个简单的SOPC系统 230

第8章 Nios外设及其编程 232

8.1 串口UART 232

8.1.1 UART的寄存器定义 232

8.1.2 UART外部硬件连接 237

8.1.3 UART软件数据结构 238

8.1.4 UART编程 238

8.2 PIO 241

8.2.1 PIO类型 242

8.2.2 PIO寄存器定义 242

8.2.3 PIO软件数据结构 243

8.2.4 LED 244

8.2.5 数码管 245

8.2.6 按键 247

8.2.7 LCD 248

8.2.8 PIO简单输入输出操作示例 250

8.3 定时器编程 251

8.3.1 定时器概述 251

8.3.2 定时器寄存器定义 252

8.3.3 定时器软件数据结构 255

8.3.4 定时器程序设计示例 256

8.4 片内存储器 257

8.5 SRAM 258

8.6 Flash 258

【习题】 259

【实验8-1】简单测控系统串口接收程序设计 259

【实验8-2】GSM短信模块程序设计 259

第9章 Nios软件开发进阶 261

9.1 Nios软件开发工具 261

9.2 中断编程概述 268

9.3 串口中断 270

9.3.1 串口寄存器及其软件数据结构 270

9.3.2 串口中断程序设计示例 271

9.4 按键中断 280

9.5 定时器中断 283

定时器程序设计示例 283

【习题】 287

【实验9-1】秒表程序设计 287

第10章 深入了解Nios系统设计 292

10.1 Nios处理器结构 292

10.1.1 Nios处理器内部结构 292

10.1.1 内部寄存器组织 293

10.1.3 存储器组织 299

10.1.4 Nios指令集 299

10.2 使用ModelSim对Nios进行仿真 299

10.2.1 使用SOPC Builder生成ModelSim的仿真步骤 299

10.2.2 使用ModelSim仿真 300

10.3 Avalon总线简介 302

10.3.1 Avalon总线传输类型及时序 302

10.4 自定制Avalon从外设 305

10.4.1 设计PWM自定义组件 306

10.4.2 添加PWM组件到Nios系统 309

10.4.3 PWM软件数据结构 312

10.4.4 PWM软件编程示例 313

10.5 DMA 314

10.5.1 DMA传输过程 315

10.5.2 DMA寄存器定义 315

10.5.3 DMA控制器软件数据结构及子程序 317

10.5.4 DMA控制器设置 318

10.6 自定制Avalon流模式外设 319

10.7 GERMS Monitor监控程序 319

10.8 Flash编程 321

10.9 使用其他SRAM和Flash 326

【习题】 327

【实验10-1】Avalon Slave外设（PWM模块）设计 327

【实验10-2】Avalon Slave外设（数码管动态扫描显示模块）设计 328

第11章 Nios综合设计示例 329

11.1 计时器设计 329

11.1.1 计时器的Nios硬件设计 329

11.1.2 计时器软件功能设计 330

11.1.3 计时器软件设计步骤 331

11.2 俄罗斯方块游戏机设计 347

11.2.1 硬件系统结构 347

11.2.2 Avalon流模式VGA控制器设计 349

11.2.3 VGA控制器外设在SOPC Builder中的安装 355

11.2.4 汉字和英文字符点阵库 357

11.2.5 俄罗斯方块游戏功能设计 357

11.2.6 俄罗斯方块游戏软件设计 358

【习题】 377

【实验11-1】简单计算器程序设计 377

【实验11-2】VGA显示终端设计 378

第12章 自定制Nios指令 380

12.1 自定制指令概述 380

12.1.1 Nios自定制指令的硬件结构 380

12.1.2 Nios自定制指令模块信号线 381

12.1.3 Nios自定制指令类型与格式 385

12.1.4 Nios自定制指令实现方式 386

12.2 自定制指令设计示例 387

12.2.1 基于VHDL的乘法指令和加法指令实现方法 387

12.2.2 基于VHDL的复数乘法指令实现 394

12.2.3 基于MATLAB/DSPBuilder的Nios指令实现方法 396

【实验12-1】为Nios设计乘法累加器指令 404

【实验12-2】为Nios设计浮点乘法器 405

【实验12-3】为Nios设计对FIFO操作的控制指令 405

【实验12-4】FFT算法设计 405

附录A SOPC/DSP实验开发系统 406

附录B 实验电路结构图 408

附录C GW48 SOPC系统实验信号名与芯片引脚对照表 412

参考文献 415