逻辑设计与数字系统 上PDF电子书下载

目录 1

第1章 绪论 1

1.1 脉冲信号 1

1.2　数字信号和数字电路 4

第2章　数制与编码 5

2.1 数制 5

2.2　不同数制之间的相互转换 6

2.3　用二进制表示的其他进制 8

2.4　格雷码 10

2.5　字符代码 11

小结 12

习题 13

第3章　逻辑代数 14

3.1 逻辑变量和基本的逻辑运算 14

3.1.1 逻辑变量 14

3.1.2　基本的逻辑运算 14

3.1.3　逻辑函数 18

3.2　常见的逻辑门电路 18

3.3　逻辑代数的基本定律和规则 22

3.4　常用公式 25

3.5.1 最小项 26

3.5　逻辑函数的标准形式 26

3.5.2　最大项 29

3.5.3　两种标准形式表达式的互换 30

3.6　逻辑函数的代数化简方法 33

3.7　逻辑函数的卡诺图化简法 35

3.8　逻辑函数的表格化简法 41

3.9　VHDL硬件描述语言 45

3.9.1　VHDL设计描述的基本结构 46

3.9.2　数据类型 48

3.9.3　词法 49

3.9.4　运算符 51

3.9.5　对象 53

3.9.6　VHDL语句 55

3.9.7 库和use子句 55

3.9.8　设计单元举例 55

3.9.9　VHDL文件及仿真实例 62

小结 65

习题 66

第4章集　成逻辑电路 69

4.1　数字集成电路的特点与分类 69

4.2.1　双极型二极管开关特性 70

4.2　晶体管开关特性 70

4.2.2　双极型晶体三极管开关特性 72

4.3　MOS场效应管 74

4.4 晶体管-晶体管逻辑电路 77

4.4.1　最简单的门电路 77

4.4.2 TTL与非门 80

4.4.3 TTL门的主要参数 83

4.4.4 肖特基TTL电路 87

4.4.5　可以线或的TTL门 88

4.5.1 CMOS反相器 97

4.5 CMOS逻辑电路 97

4.5.2 CMOS传输门 99

4.5.3 CMOS逻辑门 100

4.5.4 CMOS三态门 101

4.6　不同逻辑系列的配合问题 102

小结 103

习题 103

第5章 组合逻辑电路的分析与设计 105

5.1　组合逻辑电路的特点 105

5.2　组合逻辑电路的分析 105

5.3　组合逻辑电路的设计 107

5.4.1　竞争和险象 110

5.4　组合逻辑电路中的竞争和险象 110

5.4.2　险象的类型 111

5.4.3　险象的消除 113

5.5　常见的组合逻辑电路 114

5.5.1　编码器和优先编码器 114

5.5.2　译码器 120

5.5.3　多路选择器和分路器 125

5.5.4　奇偶校验器 131

5.5.5　数值比较器 134

5.5.6　加法器 139

5.6　组合逻辑电路的VHDL描述 144

5.7　迭代阵列 150

小结 158

习题 158

第6章　锁存器和触发器 164

6.1　时序逻辑电路的基本特性 164

6.2　基本R-S锁存器 165

6.3　门控R-S锁存器 170

6.4　D锁存器 173

6.5　主从型触发器 177

6.5.1 主从型R-S触发器 177

6.5.3　主从型J-K触发器 179

6.5.2　主从型D触发器 179

6.6　边沿触发型触发器 182

6.7　触发器的参数和使用 184

6.8　触发器的逻辑功能描述 185

6.8.1 R-S触发器 185

6.8.2　J-K触发器 187

6.8.3 D触发器 188

6.8.4　钟控T触发器 189

6.8.5　边沿触发型T触发器 191

6.9 触发器的VHDL语句描述 191

习题 197

小结 197

第7章 常见的时序逻辑电路 203

7.1 寄存器 203

7.1.1　异步送数寄存器 203

7.1.2　同步送数寄存器 204

7.2　二进制计数器 207

7.2.1　二进制异步计数器 207

7.2.2　二进制同步计数器 210

7.2.3 中规模集成二进制计数器 214

7.3　任意进制计数器 222

7.3.1　十进制同步计数器 223

7.3.2 中规模集成十进制计数器 225

7.4　移位寄存器 229

7.5　移存型计数器 234

7.6　序列信号发生器 236

小结 240

习题 240

第8章 时序逻辑电路的分析与设计 243

8.1 时序逻辑电路的模型与分类 243

8.2 同步时序电路模型和功能描述 246

8.3 同步时序逻辑电路的分析 254

8.4.1 同步时序电路设计步骤 258

8.4 同步时序逻辑电路的设计 258

8.4.2　原始状态图和原始状态表的构成 259

8.4.3　状态化简 263

8.4.4　状态分配 273

8.4.5　确定激励函数和输出函数 280

8.4.6 自启动问题 284

8.4.7　同步时序电路设计举例 286

8.5　脉冲型异步时序逻辑电路的分析与设计 288

8.5.1 脉冲型异步时序电路的分析 289

8.5.2　脉冲型异步时序电路的设计 293

8.6　设计时序电路应注意的问题 301

小结 304

习题 304

第9章　存储器和可编程逻辑器件 309

9.1 随机存取存储器（RAM） 309

9.1.1 RAM的结构和参数 309

9.1.2 RAM的使用 311

9.2 只读存储器（ROM） 317

9.2.1 或门和或非门电路 317

9.2.2 内容固定的只读存储器 318

9.2.3　用户可编程的只读存储器 320

9.2.4　ROM应用举例 322

9.3　可编程逻辑器件（PLD） 325

9.3.1 简单的可编程逻辑器件 325

9.3.2　复杂的可编程逻辑器件 340

9.3.3　现场可编程门阵列 342

9.3.4 PLD的编程方式 345

9.3.5 PLD的开发过程 345

9.3.6 PLD的测试 346

9.4 存储器的VHDL描述 347

小结 354

习题 354

10.1　基本知识索引 355

第10章 面向综合的VHDL设计描述 355

10.2 VHDL语法的一些说明 357

10.2.1　设计库及其使用方法 357

10.2.2　数据类型的选择 359

10.2.3　属性 361

10.2.4 VHDL中名字的可见性 362

10.2.5 子程序 364

10.2.6　重载 364

10.2.7　信号驱动源 366

10.2.8　结构描述 366

10.2.9　块语句 368

10.3 VHDL设计中的注意事项 370

小结 376

习题 376

附录A　我国集成电路型号命名规则 377

附录B　国家标准图形符号简介 379

附录C　常用逻辑符号 384

附录D Altera公司MAX+plusⅡ10.2软件的安装和使用说明 390

D1 MAX+plusⅡ软件的安装 390

D2 MAX+plusⅡ使用简介 394

附录E VHDL句法规则 412