电子设计自动化 EDA 手册PDF电子书下载

目录 3

EDA概况 3

第1章　概论 3

参考文献 14

第2章　电子设计自动化的方案 15

2.1　设计系统分类 15

2.2　设计的步骤 16

2.2.1　技术规范的制定 17

2.2.2　算法模块 17

2.2.3　寄存器传输级 17

2.2.4　逻辑设计 18

2.2.5　晶体管电路设计 19

2.2.6　掩膜的几何图形设计（版图） 20

2.2.7　试验结构的补充 20

2.3　执行和验证 21

2.4 自顶向下设计流程还是自底向上设计流程 22

2.5　EDA的简史 23

2.5.1　第一代EDA 23

2.5.2　第二代EDA 24

2.5.3　第三代EDA 24

2.5.4　设计产出率的发展 27

2.5.5　展望第四代EDA 28

参考文献 29

符号设计 33

第3章　符号的设计规范 33

3.1　符号的电路图输入作用 33

3.1.1　电子设计的第一步 33

3.1.2　结构和特性描述 34

3.1.3　标准化 34

3.2.1　电路图编辑器的图形元件 35

3.2　电路图编辑器 35

3.2.2　图形设计的结构和组织 39

3.2.3　分配—性能—属性 42

3.2.4　符号库 45

3.2.5　符号编辑器 46

3.2.6　编辑功能 47

3.2.7　电路图编辑器的特殊功能 51

3.3　网表的产生 53

3.4　电路图输入的例子 54

3.4.1　FPGA/CPLD设计例子 54

3.4.2　电路板设计的例子 58

3.4.3　集成电路单元设计的例子 61

3.4.4　标准单元集成电路设计的例子 63

参考文献 69

4.1　概述 73

4.1.1　VHDL的起源 73

第4章　采用高级语言的设计规范 73

高级语言设计 73

4.1.2 VHDL设计流程 74

4.2 VHDL设计的结构 77

4.2.1　信号 77

4.2.2　接口（端口） 80

4.2.3　实体 80

4.2.4　工作库WORK 81

4.2.5　构造体 81

4.2.6　器件 83

4.2.7　配置 84

4.2.8　“7段位十六进制”的两部分转换 85

4.3　并行语句 86

4.3.1　简单信号赋值 86

4.3.2　条件信号赋值 87

4.3.4　带有优先级判断的输入端编码器 88

4.3.3　选择信号赋值 88

4.4　VHDL里的仿真模块 89

4.4.1　驱动 90

4.4.2　△延时同步机制 90

4.4.3　延时建模 92

4.4.4　比较传输延时和惯性延时 95

4.5　进程 96

4.5.1　特性 96

4.5.2　信号和变量 98

4.5.3　顺序语句 100

4.6　顺序（同步）逻辑 110

4.6.1　组合体 110

4.6.2　寄存器和D触发器 111

4.6.3　时序进程 112

4.6.4　异步总线信号的处理 118

4.7.1　标准类型 120

4.7　类型 120

4.7.2　枚举类型 122

4.7.3　物理类型 122

4.7.4　记录类型 123

4.7.5　数组类型 123

4.7.6　存取类型 125

4.7.7　文件类型 125

4.7.8　存取类型堆栈形式的模块化 126

4.8　操作符 128

4.8.1　标准操作符 129

4.8.2　布尔操作符 129

4.8.3　比较操作符 130

4.8.4　操作符的重载 130

4.8.5　带重载的“+”操作符的枚举类型加法 131

4.9.1　函数 133

4.9　子程序 133

4.9.2　进程 135

4.9.3　决断函数Wired_Or 136

4.10　测试平台 138

4.10.1　激活模型 138

4.10.2　响应模型 139

4.10.3　包集合TEXTIO 140

4.10.4　一个测试平台的例子 141

4.11　程序包和库 144

4.11.1　程序包的构造 144

4.11.2　库文件 144

4.11.3　在程序包里的多个操作符 145

4.12　高级VHDL 146

4.12.1 Generics语句 146

4.12.2　Attribute（属性）描述与定义语句 147

参考文献 149

第5章　图解式特性说明 150

5.1　概述 150

5.1.1　简要说明 150

5.1.2　设计结构 151

5.1.3　使用图解式说明的设计周期 151

5.2　图形化描述的原则 152

5.2.1　方块图 152

5.2.2　真值表 152

5.2.3　流程图 154

5.2.4　状态图 155

参考文献 160

第6章　逻辑综合 161

6.1　概述 161

6.2　可逻辑综合的VHDL代码示例 162

6.3　分块化 164

6.4　分层修改 166

6.5　优化 167

6.5.1　优化要求的作用 167

6.5.2　优化策略 169

6.5.3　两级逻辑的优化 172

6.5.4　顺序逻辑的优化 174

6.6　重新定时 177

6.7　工艺映射 179

6.8　可逻辑综合化的结构、属性、类型和操作符 181

参考文献 182

第7章　硬件／软件协作设计 183

7.1　设计再应用 183

7.1.1　为什么要重复使用设计模块 183

7.1.2　硬件／软件宏，虚拟器件和“有版权设备”（IP） 185

7.1.3　参数可变化的器件 186

7.1.4　标准化——“虚拟插座接口联盟”（VSIA） 187

7.1.5　作为商业对象的虚拟器件 188

7.2　使用虚拟器件和处理器的设计 191

7.2.1　使用FPGA工艺的设计 191

7.2.2　ASIC结构处理器的使用 191

7.2.3　嵌入式软件 194

7.2.4　硬件／软件协仿真 198

7.2.5　ASIC里的元件的布局和布线 200

7.3　面向硬件／软件码设计的EDA系统 201

7.3.1　对于设计空间检测的程序系统（设计空间检测工具） 201

7.3.2　面向不规则目标结构的编译器（可重定位编译器） 202

7.3.3　集成程序系统 205

7.4　片上系统的设计 205

7.4.3　在SOC仿真中的问题 206

7.4.4　一个挑战：片上系统的测试 206

7.4.2　微机械系统：数字、模拟和机械世界的连接 206

7.4.1　概念与规范 206

7.4.5　SOC设计实例 207

参考文献 208

第8章　表格化的设计形式 211

8.1　网络列表形式 211

8.2 SPICE格式 212

8.2.1　SPICE网络列表的格式 212

8.2.2　控制指令的格式 213

8.2.3　一个SPICE网络列表的例子 214

8.3　EDIF（电子设计交换格式） 215

8.3.1　“EDIF200”的结构与组件 216

8.3.2　一个EDIF网络列表的实例 217

8.4　SDF格式 218

8.4.1　SDF格式的目标 218

8.4.2　设计过程中的SDF数据 219

8.4.3　SDF的结构与元器件 221

8.4.4　一个SDF例子 222

参考文献 223

建模和验证 227

第9章　设计验证 227

9.1　仿真验证 227

9.2　形式验证的基本操作法 231

9.3　静态定时分析 232

9.4　临界信号的识别 233

9.5　借助可编程器件进行验证 234

参考文献 235

第10章　模拟仿真 236

10.1 SPICE设计方案 237

10.1.1　分析类型 237

10.1.2　用网表描述电路 237

10.1.3　历史 238

10.1.4　SPICE的数学方法 239

10.1.5　SPICE的程序结构 243

10.2　SPICE晶体管模型 244

10.2.1　双极型晶体管 244

10.2.2　MOSFET 251

10.3　运算放大器模型 258

10.3.1　器件模型 258

10.3.2　ABM模型 259

10.3.3　运算放大器的宏模型 261

10.4　判断模拟电路稳定性的闭环增益分析 264

参考文献 267

第11章　数字仿真 268

11.1　数字仿真有什么用 268

11.2　仿真模型和集成电路 270

11.3　标准化数字模型的SDF格式 270

11.4.1　证明规定功能的数字仿真器 272

11.4　数字电路仿真系统的结构 272

11.4.2　逻辑值系统 273

11.5　证明电路可测试性的故障仿真 275

11.6　仿真的功效和应用 276

11.6.1　实例：“与非”电路 276

11.6.2　实例：RS触发器 280

11.7　证明电路可测试性时仿真器的效能 289

11.8　用设计例子“七段译码器”看故障仿真的功效 289

11.9　设计举例“带进位的16位计数器”的故障仿真 293

11.9.1　“4位计数器”模块 293

11.9.2　16位计数器电路 298

11.10　用不同工具描述电路 304

11.11　数字仿真的效率极限和大型设计的处理 304

参考文献 305

12.1　概述 306

12.2　不同抽象级上的仿真 306

第12章　混合信号仿真 306

12.3　混合信号仿真的方案 307

12.3.1　要求和仿真过程 307

12.3.2　单独的仿真器 309

12.3.3　总仿真器：PSPICE举例 309

12.4　应用举例 312

12.4.1　举例：CMOS环形振荡器 312

12.4.2　举例：锁相环（PLL） 313

参考文献 315

第13章　系统仿真 316

13.1　概述 316

13.1.1　系统仿真的原因 316

13.1.2　系统仿真的实现，模型构成 316

13.1.3　系统仿真器的概况 318

13.1.4　展望：VHDL-AMS 321

13.2.1　引言 325

13.2　信息技术的系统仿真 325

13.2.2　信号处理算法仿真 326

13.2.3　仿真器耦合 333

13.3　微系统技术的系统仿真 334

13.3.1　对仿真的要求 334

13.3.2　微系统技术的模型化 336

13.3.3　微系统技术用的仿真器连耦合 342

13.4　特殊应用结果的表示 344

参考文献 347

第14章　形式验证 350

14.1　模型检验 351

14.2　等效检验 351

14.3　基础技术 352

14.3.1　判定图 352

14.3.2　特征图 354

14.4.1　等效的有限自动机 355

14.4　顺序电路 355

14.4.2　并行过程的模型化 357

14.5　综合过程的正确性 358

14.5.1　扫描路径生成 358

14.5.2　版图综合 358

14.6　设计验证 359

参考文献 359

第15章　易测试的设计 361

15.1　芯片测试的意义 361

15.2　黑盒测试 362

15.3　故障模型 362

15.3.1　黏着故障模型 363

15.3.2　单元故障模型 364

15.3.3　硬桥接故障 365

15.3.4　参数故障 365

15.3.5　晶体管故障 366

15.4　为组合电路产生测试模板 367

15.4.1　布尔微分 368

15.4.2　不可发现的故障 371

15.4.3　通过路径敏化产生测试模板 372

15.4.4　故障仿真 376

15.4.5　测试模板发生器的优化 377

15.4.6　信号的可控性和可观察性 378

15.4.7　测试模板的顺序 381

15.5　顺序电路 381

15.5.1　扫描路径 382

15.5.2　有扫描路径能力的电路 384

15.5.3　无扫描路径的顺序电路测试 385

15.6　测试能力设计 387

15.6.1　通用测试 387

15.6.2　特征码分析 389

15.6.3　片上产生的测试输入 390

15.6.4　编码的应用 391

15.6.5　多重计算的原理 394

15.7　边界扫描 395

15.7.1　边界扫描单元 397

15.7.2　TAP控制器 397

15.8　IDDQ测试 399

15.8.1　功能上不可识别的缺陷 399

15.8.2　IDDQ测试模板 400

15.8.3　IDDQ阈值 401

15.8.4　IDDQ测量原理 401

15.8.5　IDDQ可测试性 402

15.9　其他参数测试 403

15.10　芯片的可靠性 403

参考文献 404

16.1　概述 409

16.1.1　专用集成电路的工艺特征数据 409

第16章　专用集成电路（ASIC） 409

实现 409

16.1.2　专用集成电路（ASIC）的设计目标 410

16.1.3　CD机研究，ASIC作为关键部件 410

16.2　设计方式 411

16.2.1　全定制设计方式 412

16.2.2　标准单元 413

16.2.3　宏单元 415

16.2.4　门阵列 415

16.2.5　可编程门阵列：FPGA 417

16.2.6　设计方式比较 418

16.3　经济性评述 420

16.3.1　作为产品的ASIC 420

16.3.2　固定成本 420

16.3.3　可变费用 422

16.3.4　设计方式比较 423

参考文献 425

第17章　库设计方案 426

17.1　数字器件库 427

17.2　引脚焊盘单元库 437

17.3　库标准（VITAL） 439

17.4　模拟库 444

17.5　宏库 445

17.6　用于印制电路板设计（IBIS）的库 446

17.7　库的维护和移植 447

参考文献 449

第18章　可编程逻辑电路 450

18.1　可编程逻辑电路的基本思想 450

18.1.1　历史的里程碑 450

18.1.2　由存储器到可编程逻辑电路 450

18.1.3　编程点的实现可能性 452

18.2　简单可编程组合逻辑电路 453

18.2.1　PAL的基本方案 453

18.2.2　内部反馈和可断开的输出驱动器 455

18.2.3　可编程极性 456

18.2.4　与项的多次赋值 457

18.3　简单顺序可编程逻辑电路 458

18.3.1　可编程寄存器输入 458

18.3.2　带输出寄存器的PLD 459

18.3.3　寄存器输入端的异或门 461

18.3.4　输入对输出的算术运算 463

18.3.5　异步寄存器功能 466

18.3.6　通用阵列逻辑GAL 16V8（V：Versatile通用） 466

18.4　PLD编程 469

18.4.1　GAL 16V8的编程 469

18.4.2　编程的计算机支持 470

18.4.3　JEDEC格式 471

18.5　复杂的可编程逻辑电路 473

18.5.1 ALTERA公司的多阵列矩阵（MAX） 473

18.5.2 XILINX公司的逻辑单元阵列（LCA） 474

18.5.3 ACT元件，ACTEL公司的FPGA 475

18.5.4　复杂CPLD或FPGA的设计过程 476

18.5.5　比较与展望 477

18.6　资料来源 478

18.6.1　参考文献 478

18.6.2　可编程逻辑电路的供货商 478

18.6.3　专门针对某个生产厂的设计工具的供货商 479

18.6.4　编程器的供货商 479

第19章　半导体工艺 480

19.1　硅平面技术的基础知识 480

19.1.1　序言 480

19.1.3　光刻 481

19.1.2　氧化 481

19.1.4　掺杂 483

19.1.5　层的淀积 486

19.2　双极工艺 488

19.2.1　工艺说明 488

19.2.2　可集成的元件 490

19.3　NMOS和CMOS工艺 493

19.3.1　NMOS工艺 493

19.3.2　CMOS技术 497

19.4　工艺的继续发展 501

19.4.1　高频双极工艺 501

19.4.2　双极互补型金属氧化物半导体（BiCMOS） 502

参考文献 502

第20章　集成电路技术 504

20.1　概述 504

20.1.2　双极型工艺的模型公式 505

20.1.1　各项工艺的使用范围 505

20.1.3 MOS工艺的模型公式 507

20.1.4　寄生元件、晶体管、导线 508

20.1.5　噪声 510

20.1.6　标量 510

20.2　模拟电路 511

20.2.1　匹配原则 511

20.2.2　与温度的关系 513

20.2.3　基本元件 513

20.2.4　放大器基本电路 522

20.2.5　差动放大器 526

20.2.6　跨导放大器 528

20.2.7　运算放大器 529

20.2.8　电流和电压的基准 532

20.2.9　振荡器 535

20.3　数字电路 538

20.3.1　基本元件 539

20.3.2　触发器 542

20.3.3　读写存储器（RAM） 542

20.4　数模和模数转换器 544

20.4.1　数模转换器 544

20.4.2　模数转换器 546

参考文献 548

第21章　几何版图设计 550

21.1 CMOS电路版图设计 550

21.1.1　引言 550

21.1.2　CMOS版图的层 550

21.1.3　CMOS版图与“闩锁”现象 555

21.1.4　CMOS中的电阻 557

21.1.5　CMOS电路中的电容器 559

21.1.6　CMOS中的二极管和双极型三极管 561

21.1.7　模拟技术中CMOS布局特殊性 563

21.1.8　衬底耦合 566

21.2　标准单元布局 567

21.2.1　引言 567

21.2.2　标准单元的抽象 568

21.2.3　平面图 571

21.2.4　布局 573

21.2.5　布线 574

21.3　LEF数据格式 575

21.4　GDSⅡ格式 578

参考文献 579

第22章　几何形状的验证 582

22.1 引言 582

22.2.1　逻辑连接 583

22.2.2　选择命令（Select） 583

22.2　层的预加工 583

22.2.3　尺寸命令（Sizing） 584

22.3　设计规则的检查（DRC） 584

22.4　线路提取 588

22.5　寄生电容和电阻的提取 590

22.6　电气规则检查 592

22.7　版图与电路图的比较检查 592

参考文献 593

第23章　装配与封装技术 594

23.1　电路小片的装配 594

23.1.1　粘结装配 594

23.1.2　通过焊接的装配 597

23.1.3　低共熔装配 597

23.1.4　测量技术和检验技术 598

23.2　电气连接 599

23.2.1　焊丝焊接 599

23.2.2　材料的可焊接性 602

23.2.3　倒装晶片技术 603

23.2.4　测量和检验技术 605

23.3　封装技术 606

23.3.1　金属封装 607

23.3.2　陶瓷封装 608

23.3.3　塑料封装 608

23.3.4　其他封装工艺 610

23.3.5　测量和检验工艺 610

23.3.6　标记和使用 611

参考文献 611

第24章　印制电路板工艺 612

24.1　连接技术的要求 612

24.2　印制电路板的制造 614

24.3　电路图像载体的制造：重复生产技术的胶片模板 616

24.4　钻孔和仿形铣削 617

24.4.1　钻孔 618

24.4.2　仿形铣削 620

24.5　使用光刻胶平版印刷法实现图形转印 620

24.6　腐蚀技术 621

24.7　金属沉积 623

24.7.1　电镀法金属沉积 624

24.7.2　无电流金属沉积 624

24.8　其他工序 625

24.9　组装与连接工艺 625

24.10　MCM——多芯片模块 626

24.11　展望与趋势 627

参考文献 628

第25章　计算机支持的电路板设计 630

25.1　引言 630

25.2　设计流程 630

25.3　电路图输入 631

25.4　布局 636

25.4.1　预先的考虑 636

25.4.2　设计规则 637

25.4.3　栅格尺寸 637

25.4.4　电路板的几何尺寸 638

25.4.5　定位 639

25.4.6　布线 642

25.4.7　反标注 644

25.4.8　输出数据 647

参考文献　 652

练习实例 655

第26章　EDA练习 655

26.1　系统级设计 655

26.2　通过线路图输入完成设计 657

26.3　通过VHDL中高级语言描述完成设计 658

26.4　通过仿真来验证 661

26.5　在FPGA上综合和仿真 663

26.6　采用ASIC标准单元技术的综合程序 666

26.7　端口单元电路的补充，总体设计的测试方案和验证 668

26.8　用标准单元设计格式的设计布局与布线 669

26.9　芯片安装，印制电路板混合设计 671

参考文献 673

附录 677

附录A　符号 677

附录B　VHDL-Syntax 684

附录C　包 693

附录D　EDA行业的公司和机构 699

附录E　EDA的相关标准 708

附录F　应用符号 712

作者介绍 714