VHDL数字系统设计PDF电子书下载

第1章 概论 1

1.1数字集成电路分类 2

1.1.1按生产工艺分类 2

1.1.2按生产目的分类 2

1.1.3按制造方法分类 3

1.2可编程逻辑器件简介 5

1.2.1 PLD的分类 5

1.2.2 PLD的发展历程 11

1.3数字系统的设计工具与设计流程 12

1.3.1数字系统设计自动化技术的发展历程 12

1.3.2数字系统的设计流程 13

1.4知识产权核（Core, IP Core） 20

1.5数字系统设计中的其他问题 21

1.5.1优化设计 21

1.5.2时钟信号与复位信号设计 24

1.5.3数字系统的可观察性设计 25

1.6本章小结 26

1.7习题 27

第2章 硬件描述语言VHDL入门 28

2.1 VHDL的由来 28

2.2位全加器的描述实例 29

2.3基本的VHDL模型结构 30

2.3.1设计实体 30

2.3.2实体声明 30

2.3.3结构体 33

2.4 VHDL标识符 36

2.4.1基本标识符 36

2.4.2扩展标识符 36

2.5 VHDL对象 37

2.6 VHDL数据类型和子类型 39

2.6.1文字 39

2.6.2标量类型 41

2.6.3复合类型 43

2.6.4子类型 45

2.6.5类型转换 46

2.7属性 46

2.8运算符与聚合赋值 49

2.8.1算术运算符 50

2.8.2逻辑运算符 51

2.8.3关系运算符 51

2.8.4连接运算符 52

2.8.5聚合赋值 53

2.9本章小结 53

2.10习题 54

第3章 VHDL基本语句 56

3.1仿真与延迟 56

3.1.1仿真△机制 57

3.1.2延迟 58

3.2进程语句与WAIT语句 59

3.2.1进程语句 60

3.2.2 WAIT语句 61

3.3顺序语句 62

3.3.1变量赋值语句 63

3.3.2信号赋值语句 63

3.3.3多驱动源信号——决断信号 65

3.3.4 IF语句 66

3.3.5 CASE语句 70

3.3.6 NULL语句 74

3.3.7 LOOP语句 74

3.3.8 NEXT语句与EXIT语句 77

3.3.9过程调用语句与RETURN语句 78

3.3.10断言语句与REPORT语句 78

3.4并行语句 79

3.4.1块语句 80

3.4.2并行信号赋值语句 80

3.4.3并行过程调用语句 83

3.4.4并行断言语句 83

3.4.5元件例化语句 84

3.4.6生成语句 88

3.5本章小结 90

3.6习题 90

第4章 VHDL深入 92

4.1子程序 92

4.1.1函数 92

4.1.2过程 94

4.2程序包和设计库 95

4.2.1程序包 96

4.2.2预定义程序包 96

4.2.3十字路口交通信号灯控制器 98

4.3重载 103

4.3.1子程序重载 103

4.3.2运算符重载 107

4.4决断信号与决断函数 108

4.4.1决断信号的声明 108

4.4.2决断函数 108

4.5配置 111

4.5.1默认连接和默认配置 112

4.5.2元件配置 114

4.5.3结构体中声明的元件配置 118

4.5.4块的配置 119

4.6本章小结 122

4.7习题 122

第5章 VHDL描述的实现 125

5.1 EDA集成软件Quartus II 125

5.1.1安装Quartus II 125

5.1.2设置授权文件路径 129

5.2 VHDL描述的硬件实现 131

5.2.1创建工程项目文件 132

5.2.2输入设计文件 134

5.2.3器件设置 136

5.2.4编译设计项目 138

5.2.5仿真设计项目 142

5.2.6下载编程 146

5.3本章小结 151

第6章 典型电路描述实例 152

6.1组合逻辑电路描述实例 152

6.1.1 BCD码——7段LED显示译码器 152

6.1.2 4位数值比较器 154

6.1.3双4位缓冲器 155

6.1.4 8位双向缓冲器 156

6.2触发器描述实例 157

6.2.1主从式J-K触发器 157

6.2.2 D触发器 159

6.3时序逻辑电路描述实例 161

6.3.1整数分频器 161

6.3.2串行输入、并行输出移位寄存器 162

6.3.3并行输入、串行输出移位寄存器 164

6.3.4单脉冲发生器 167

6.3.5波形发生器 168

6.3.6 HDB3编码器 174

6.4本章小结 180

第7章 常用程序包 181

7.1 STD库中的程序包 181

7.1.1标准程序包STANDARD 181

7.1.2文本输入／输出程序包TEXTIO 183

7.2 IEEE VHDL库中的常用程序包 185

7.2.1标准逻辑程序包STD＿LOGIC＿1164 185

7.2.2标准逻辑算术程序包STD＿LOGIC＿ARITH 219

7.2.3标准逻辑无符号数组扩展程序包STD＿LOGIC＿UNSIGNED 224

7.2.4标准逻辑带符号数组扩展程序包STD＿LOGIC＿SIGNED 231

7.3本章小结 239

附录A VHDL保留字 240

附录B VHDL预定义属性 241

B.1类型和子类型的属性 241

B.2数组的属性 241

B.3其值为信号值的属性 242

B.4其值与信号有关的属性 242

B.5为块和设计实体声明的属性 243

参考文献 244