高性能微型计算机体系结构 奔腾、酷睿系列处理器原理与应用技术PDF电子书下载

第1章 微型计算机发展概述 1

1.1 微型计算机发展之初 2

1.2 Intel微处理器发展概述 3

1.2.1 Intel 8086/8088微处理器 3

1.2.2 Intel 80286微处理器 4

1.2.3 Intel 80386微处理器 4

1.2.4 Intel 80486微处理器 5

1.2.5 Pentium微处理器 6

1.2.6 Intel P6系列微处理器 7

1.2.7 Pentium 4微处理器 8

1.2.8 Pentium M微处理器 9

1.2.9 Core 2微处理器 9

1.2.10 Core i7/i5/i3微处理器 9

1.3 AMD微处理器的发展概述 10

1.4 当今微型计算机与大型计算机系统的关系 11

思考题与习题 12

第2章 典型微处理器及其微型计算机系统结构 13

2.1 P6系列微处理器及微型计算机 13

2.1.1 P6系列微处理器的基本构成 14

2.1.2 P6系列微处理器的流水线工作过程 15

2.1 3 P6微处理器采用的数据处理概念 17

2.1.4 P6系列微型计算机系统结构 19

2.2 Pentium 4微处理器及微型计算机 20

2.2.1 Pentium 4微处理器的体系结构特点 20

2.2.2 Pentium 4微处理器的内部结构 23

2.2.3 Pentium 4微处理器的指令流水线 24

2.2.4 由Pentium 4延伸的双核处理器 26

2.2.5 Pentium 4微型计算机系统结构 27

2.3 Pentium M微处理器 28

2.3.1 Pentium M微处理器的体系结构特点 29

2.3.2 Pentium M微处理器的发展历程 30

2.4 Core 2微处理器及微型计算机 31

2.4.1 Core 2微处理器的主要结构特点 31

2.4.2 Core核心架构微处理器的主要技术特点 32

2.4.3 Core 2微型计算机系统结构 34

2.5 Core i7/i5/i3微处理器及微型计算机 35

2.5.1 Bloomfield核心的Core i7微处理器系统结构 35

2.5.2 Lynnfield核心的Core i7/i5微处理器系统结构 37

2.5.3 Clarkdale核心的Core i5/i3微处理器系统结构 39

2.5.4 Gulftown核心的Core i7微处理器系统结构 41

2.5.5 SandyBridge微架构的Core i7/i5/i3微处理器介绍 41

思考题与习题 43

第3章 IA-32微处理器体系结构 44

3.1 IA-32微处理器的工作模式 45

3.1.1 工作模式 45

3.1.2 工作模式的主要特点 48

3.2 IA-32的用户级数据结构 50

3.2.1 基本数据存储结构 51

3.2.2 整数数据格式 51

3.2.3 实数的浮点数格式 52

3.2.4 非数值数据格式 56

3.2.5 组合的SIMD数据格式 56

3.3 IA-32的用户级寄存器组 57

3.3.1 通用寄存器组 57

3.3.2 段寄存器 57

3.3.3 标志寄存器 58

3.3.4 指令指针寄存器 61

3.4 IA-32的系统级数据结构 61

3.4.1 描述符表 61

3.4.2 门描述符 62

3.4.3 页目录表和页表 62

3.4.4 任务状态段TSS 63

3.5 IA-32的系统级寄存器组 63

3.5.1 存储器管理寄存器 63

3.5.2 控制寄存器 65

3.5.3 调试寄存器 68

3.5.4 模型专用寄存器MSR 70

3.6 IA-32的x87 FPU寄存器组 71

3.7 MMX和SSE寄存器组 75

3.8 IA-32微处理器指令系统 76

3.8.1 指令系统的基本要求 77

3.8.2 CISC与RISC设计思想 78

3.8.3 IA-32指令系统的特点 80

3.8.4 x86通用指令集 80

3.8.5 系统指令集 85

3.8.6 FPU和SSE系列指令集简介 86

思考题与习题 90

第4章 存储管理 91

4.1 分段技术 91

4.1.1 分段管理模型 91

4.1.2 段描述符与段描述符表 93

4.1.3 段选择符与线性存储空间寻址 99

4.2 分页技术 100

4.2.1 分页机制 100

4.2.2 32位物理地址下的分页 101

4.2.3 36位物理地址下的分页 104

4.2.4 PSE-36分页机制 108

4.3 分段与分页的组合 110

思考题与习题 111

第5章 存储保护 113

5.1 段限的保护校验 114

5.2 类型的保护校验 115

5.3 特权级保护校验 117

5.3.1 代码段间程序转移时的特权级校验 117

5.3.2 访问数据段时的特权级校验 124

5.3.3 加载SS寄存器时的特权级校验 126

5.4 指针验证 126

5.5 页面级保护 129

思考题与习题 131

第6章 存储器与高速缓存 132

6.1 存储系统的组成形式 132

6.1.1 存储器的种类和特点 132

6.1.2 存储系统构成与高速缓冲 136

6.2 存储区域的缓存方式设置 139

6.2.1 缓存的可用方法 139

6.2.2 采用MTRR设置内存类型范围 140

6.2.3 采用页属性表（PAT）设置内存类型 145

6.2.4 缓存控制的优先级 147

6.3 高速缓冲存储器cache 148

6.3.1 cache的配置 148

6.3.2 cache的映射方法 150

6.3.3 cache的替换策略 153

6.3.4 cache的写策略 154

6.3.5 cache的一致性 156

6.3.6 L1-cache与L2-cache的关系 158

6.3.7 cache的控制机制 159

6.4 转换后援缓冲器 160

6.5 内存芯片与模块 161

6.5.1 增强型DRAM技术 162

6.5.2 先进的动态存储器 165

6.5.3 串行内存总线的FB-DIMM技术 167

6.6 磁盘存储器 169

6.6 1 磁盘存储器原理与读写方式 169

6.6.2 硬盘的主要性能指标 171

6.6.3 独立冗余磁盘阵列技术 173

6.7 光盘存储器 178

6.7.1 CD光盘 179

6.7.2 DVD光盘 180

思考题与习题 181

第7章 任务管理 183

7.1 任务管理概述 183

7.2 任务管理的数据结构 184

7.2.1 任务状态段1SS 184

7.2.2 TSS描述符 187

7.2.3 任务寄存器TR 187

7.2.4 任务门描述符 188

7.3 任务切换 189

7.4 任务链接 191

7.5 任务地址空间 192

7.5.1 线性地址空间映射到物理地址空间 193

7.5.2 任务间共享的地址映射 194

思考题与习题 194

第8章 中断与异常处理 195

8.1 中断与异常的引发和响应 195

8.1.1 中断源与异常源 195

8.1.2 中断与异常的响应类型 197

8.1.3 中断向量 198

8.1.4 中断与异常的优先级 203

8.1.5 中断与异常的屏蔽 204

8.2 实地址模式的中断与异常处理 205

8.3 保护模式的中断与异常处理 206

8.3.1 中断描述符表与中断描述符 206

8.3.2 中断与异常的处理 208

8.4 虚拟8086模式的中断和异常处理 211

8.4.1 虚拟8086任务 211

8.4.2 虚拟8086模式的中断和异常处理 215

8.4.3 保护模式虚拟中断 218

8.5 先进的可编程中断控制器APIC 218

8.5.1 APIC概述 218

8.5.2 本地APIC 220

8.5.3 本地中断源 224

8.5.4 中断优先级与中断处理过程 227

8.5.5 发送处理器间的中断 229

8.5.6 中断分配机制 233

思考题与习题 233

第9章 高性能微型计算机的系统总线 235

9.1 系统总线概述 236

9.1.1 总线速度的限制因素 236

9.1.2 早期微型计算机总线回顾 237

9.2 PCI总线 239

9.2.1 PCI总线概述 239

9.2.2 PCI总线信号 240

9.2.3 PCI总线协议基础 241

9.2.4 PCI总线的主要操作 243

9.3 PCI-X总线 251

9.4 PCI-Express总线 252

9.4.1 并行总线与串行总线 252

9.4.2 PCI-Express总线的结构特征 254

9.4.3 PCI-Express总线的拓扑结构 257

9.4.4 PCI-Express总线的层次结构 258

9.5 显示卡与接口总线 259

9.5.1 显卡的基本组成 259

9.5.2 显卡总线与显示接口 261

思考题与习题 263

第10章 高性能微型计算机的I/O总线 264

10.1 并行ATA/IDE总线 264

10.1.1 并行ATA接口标准 265

10.1.2 硬盘寻址方式与容量限制 266

10.2 串行ATA总线 268

10.2.1 串行ATA总线 268

10.2.2 主机控制器接口规范 270

10.3 SCSI总线 270

10.3.1 并行SCSI总线标准 271

10.3.2 串行SCSI总线 273

10.4 USB接口总线 274

10.4.1 USB体系结构概述 275

10.4.2 USB设备的接入与断开 277

10.4.3 USB系统数据传输方式 280

10.4.4 USB系统数据传输的四种模式 284

10.4.5 USB 2.0数据传输协议新特点 289

10.4.6 USB 3.0标准 293

思考题与习题 296

第11章 多处理器系统管理 297

11.1 实现原子操作的方式 298

11.1.1 固有的原子操作 298

11.1.2 利用总线锁定实现原子操作 299

11.1.3 代码自修改与代码交叉修改的处理 300

11.2 串行化指令 301

11.3 存储器排序 302

11.4 传播页表和页目录项修改至多处理器 304

11.5 多处理器的初始化 305

思考题与习题 307

第12章 64位微处理器 308

12.1 Intel 64处理器的工作模式 309

12.2 Intel 64处理器的寄存器组 310

12.2.1 用户级寄存器组 310

12.2.2 系统级寄存器组 312

12.3 IA-32e模式的存储管理 314

12.3.1 IA-32e模式中的分段机制 314

12.3.2 IA-32e模式中的分页机制 316

12.3.3 IA-32e模式中的存储保护 319

12.3.4 IA-32e模式中的调用门 319

12.4 64位方式的中断与异常处理 320

12.4.1 IA-32e模式中的IDT 320

12.4.2 IA-32e模式的中断和异常处理 321

12.5 IA-32e模式中的任务管理 322

12.6 64位方式指令 323

思考题与习题 324

参考文献 325