TMS320DM642 DSP原理与应用实践PDF电子书下载

第1章 概述 1

1.1 DSP概述 1

1.1.1 DSP的发展历程 1

1.1.2 DSP芯片的分类 2

1.1.3 DSP芯片特点 2

1.1.4 性能指标 4

1.2 TI公司DSP芯片 5

1.2.1 TMS320C2000系列 5

1.2.2 TMS320C5000系列 6

1.2.3 TMS320C6000系列 7

1.3 TMS320DM642处理器 10

1.3.1 DM642概述 10

1.3.2 DM642片上资源 12

1.3.3 DM642的应用领域 13

第2章 硬件结构 14

2.1 CPU结构 14

2.1.1 中央处理单元CPU 14

2.1.2 CPU数据通路与控制 15

2.2 存储空间分配 20

2.2.1 片内存储器 20

2.2.2 存储器空间映射 21

2.3 片内外设概述 22

第3章 中断控制 27

3.1 中断类型和中断信号 27

3.2 中断服务表（IST） 28

3.2.1 中断服务取指包（ISFP） 28

3.2.2 中断服务表指针寄存器（ISTP） 30

3.3 中断控制寄存器 30

3.4 中断性能和编程注意事项 33

3.4.1 中断捕获和处理 33

3.4.2 中断性能 34

3.4.3 中断编程注意事项 34

3.5 中断选择器和外部中断 36

3.5.1 DM642可用的中断源 37

3.5.2 中断选择寄存器 37

第4章 外部存储器接口（EMIF） 39

4.1 概述 39

4.2 EMIF寄存器 41

4.2.1 全局控制寄存器（GBLCTL） 41

4.2.2 EMIF CE空间控制寄存器（CExCTL） 43

4.2.3 EMIF CE空间第二控制寄存器（CExSEC） 43

4.2.4 SDRAM控制寄存器（SDCTL） 44

4.2.5 SDRAM时序寄存器（SDTIM） 45

4.2.6 SDRAM扩展寄存器（SDEXT） 46

4.3 存储器宽度和字节对齐 47

4.4 SDRAM接口 48

4.4.1 SDRAM初始化 50

4.4.2 C64x页面边界监测 51

4.4.3 地址移位 51

4.4.4 SDRAM刷新 53

4.4.5 SDRAM自刷新模式 53

4.4.6 模式寄存器的设置 54

4.4.7 时序要求 55

4.4.8 SDRAM休眠（DCAB和DEAC） 56

4.4.9 激活（ACTV） 57

4.4.10 SDRAM读 58

4.4.11 SDRAM写 58

4.5 SBSRAM接口 59

4.5.1 SBSRAM读 60

4.5.2 SBSRAM写 60

4.6 可编程同步接口 61

4.6.1 ZBT SRAM接口 62

4.6.2 同步FIFO接口 63

4.7 异步接口 65

4.7.1 可编程ASRAM参数 66

4.7.2 异步读操作 66

4.7.3 异步写操作 67

4.7.4 输入准备 68

4.8 外围设备数据传输接口（PDT） 68

4.9 复位EMIF 70

4.10 HOLD接口 70

4.11 存储器请求优先级 70

4.12 写EMIF寄存器时的边界条件 71

4.13 时钟输出使能 71

4.14 EMIF配置实例 72

第5章 EDMA控制器 74

5.1 概述 74

5.2 事件处理和EDMA控制寄存器 76

5.3 传输参数与参数RAM 77

5.3.1 参数RAM（PaRAM） 77

5.3.2 EDMA传输参数入口 78

5.3.3 EDMA传输参数 79

5.4 EDMA传输分类 81

5.4.1 一维传输 81

5.4.2 二维传输 83

5.5 单元大小和对齐 84

5.6 EDMA的传输操作 85

5.6.1 EDMA传输启动 85

5.6.2 传输计数与地址更新 87

5.6.3 EDMA传输链接 88

5.6.4 EDMA传输的终止 89

5.7 EDMA中断的产生 90

5.8 事件链接EDMA通道 92

5.9 C64x外围设备传输 94

5.10 资源仲裁与优先级处理 94

5.11 EDMA性能 95

5.12 快速DMA（QDMA） 96

5.12.1 QDMA寄存器 96

5.12.2 QDMA的性能 97

5.12.3 QDMA阻塞与优先级 98

5.13 EDMA应用实例 98

第6章 视频端口／VCXO内插控制口 100

6.1 概述 100

6.1.1 视频端口 100

6.1.2 视频口FIFO 102

6.1.3 视频端口引脚映射 105

6.2 视频端口 107

6.2.1 复位操作 107

6.2.2 中断操作 109

6.2.3 DMA操作 110

6.2.4 视频端口控制寄存器 112

6.3 视频捕获端口 120

6.3.1 视频捕获模式选择 121

6.3.2 BT.656视频捕获模式 121

6.3.3 Y/C视频捕获模式 127

6.3.4 BT.656和Y/C模式下场和帧方式 130

6.3.5 视频输入滤波 136

6.3.6 辅助数据捕获 138

6.3.7 原始数据捕获模式 139

6.3.8 TSI捕获模式 142

6.3.9 捕获行边界条件 147

6.3.10 在BT.656或Y/C模式中捕获视频 147

6.3.11 在原始数据模式中捕获视频 149

6.3.12 在TSI捕获模式中捕获数据 150

6.3.13 视频捕获寄存器 151

6.3.14 视频捕获FIFO寄存器 152

6.4 视频显示端口 153

6.4.1 视频显示模式选择 153

6.4.2 BT.656视频显示模式 158

6.4.3 Y/C视频显示模式 163

6.4.4 视频输出滤波 166

6.4.5 辅助数据显示 168

6.4.6 原始数据显示模式 169

6.4.7 视频显示场和帧操作 172

6.4.8 显示行边界条件 174

6.4.9 显示时序范例 175

6.4.10 BT.656或Y/C模式下的视频显示 181

6.4.11 原始数据模式下的视频显示 182

6.4.12 视频显示寄存器 184

6.5 通用I/O操作 187

6.6 VCXO内插控制端口 188

6.7 视频端口应用实例 190

第7章 外围设备互联接口（PCI） 197

7.1 概述 197

7.2 PCI接口结构 198

7.3 PCI寄存器 199

7.3.1 PCI配置寄存器 199

7.3.2 PCI I/O寄存器 200

7.3.3 PCI内存映射外围寄存器 202

7.4 访问地址控制 202

7.5 从模式传输 203

7.6 主模式传输 205

7.7 中断和状态通知 209

7.7.1 PCI中断源寄存器（PCIIS） 209

7.7.2 PCI中断使能寄存器（PCIIEN） 210

7.7.3 DSP复位源／状态寄存器（RSTSRC） 211

7.7.4 PCI中断 212

7.8 PCI复位与引导 212

7.8.1 PCI复位 212

7.8.2 PCI引导 213

7.9 EEPROM接口 213

7.9.1 EEPROM内存映射 214

7.9.2 EEPROM校验 214

7.9.3 DSP的EEPROM接口 214

7.9.4 EEpROM编程实例 216

第8章 主机接口（HPI） 218

8.1 概述 218

8.2 C64x的HPI外部接口 218

8.3 C64x的HPI信号 219

8.4 C64x HPI总线访问 222

8.5 HPI寄存器 223

8.6 主机访问顺序 224

8.6.1 初始化HPIC和HPIA 225

8.6.2 固定模式下的HPID读访问 226

8.6.3 地址自增模式的HPID读访问 227

8.6.4 固定地址模式下的HPID写访问 228

8.6.5 地址自增模式的HPID写访问 230

8.6.6 HPI传输优先级队列 232

8.6.7 复位时通过HPI的存储器访问 232

8.7 HPI应用实例 232

第9章 多通道缓冲串口 234

9.1 概述 234

9.2 接口信号和控制寄存器 234

9.2.1 串口配置寄存器 236

9.2.2 接收和发送控制寄存器 239

9.2.3 采样率发生寄存器 242

9.3 数据传输 242

9.3.1 串口复位 243

9.3.2 确定准备好状态 243

9.3.3 CPU中断 243

9.3.4 帧和时钟配置 244

9.3.5 时钟帧和数据 244

9.3.6 McBSP标准操作 249

9.3.7 忽略帧同步的传输 251

9.3.8 串口异常情况 253

9.4 μ律／A律压扩硬件操作 255

9.5 多通道选择操作 257

9.5.1 多通道的控制 257

9.5.2 多通道选择使能 258

9.5.3 增强型多通道选择模式 260

9.6 SPI协议下的McBSP操作 261

9.7 McBSP引脚配置为通用I/O 263

9.8 McBSP应用实例 264

第10章 定时器 266

10.1 概述 266

10.2 定时器寄存器 267

10.2.1 定时器控制寄存器（CTL） 267

10.2.2 定时器周期寄存器（PRD） 268

10.2.3 定时器计数寄存器（CNT） 268

10.3 定时器控制 269

10.4 定时器应用实例 271

第11章 通用输入／输出（GPIO） 272

11.1 概述 272

11.2 GPIO寄存器 272

11.2.1 GPIO使能寄存器（GPEN） 273

11.2.2 GPIO方向寄存器（GPDIR） 274

11.2.3 GPIO数值寄存器（GPVAL） 274

11.2.4 GPIO Delta寄存器（GPDH,GPDL） 275

11.2.5 GPIO屏蔽寄存器（GPHM,GPLM） 275

11.2.6 GPIO全局控制寄存器（GPGC） 276

11.2.7 GPIO中断极性寄存器（GPPOL） 277

11.3 通用输入／输出（I/O）端口功能 278

11.4 中断和事件产生 278

11.4.1 直通模式 279

11.4.2 逻辑模式 280

11.4.3 GPINT与GP0和／或GPINT0的复用 280

11.4.4 GPIO中断／事件 281

第12章软 件开发 282

12.1 集成开发环境CCS 282

12.1.1 CCS的历史和分类 282

12.1.2 CCS组件 283

12.1.3 代码产生工具 284

12.2 C6000的C程序 288

12.2.1 C程序的基本结构 288

12.2.2 链接命令文件 289

12.2.3 C语言的中断服务程序 292

12.2.4 C代码优化 295

12.3 DM642的CSL（芯片支持库）函数 300

12.3.1 CSL简介 300

12.3.2 CSL函数命名规则 302

12.3.3 CACHE模块函数 304

12.3.4 CHIP模块函数 306

12.3.4 DAT模块函数 308

12.3.6 EDMA模块函数 309

12.3.7 EMIFA模块函数 315

12.3.8 GPIO模块函数 316

12.3.9 HPI模块函数 319

12.3.10 I2C接口模块函数 320

12.3.11 IRQ（中断）模块函数 323

12.3.12 McASP模块函数 326

12.3.13 McBSP模块函数 329

12.3.14 PCI模块函数 332

12.4 DSP/BIOS实时操作系统 333

12.4.1 DSP/BIOS简介 333

12.4.2 DSP/BIOS线程调度 335

12.4.3 DSP/BIOS启动过程 336

12.4.4 基于DSP/BIOS的程序开发实例 337

12.5 程序加载和固化 342

第13章 系统设计 350

13.1 板级设计 350

13.1.1 电源 350

13.1.2 时钟 351

13.1.3 复位 352

13.1.4 芯片配置 353

13.1.5 引导模式 356

13.1.6 JTAG接口 357

13.2 高速数字电路设计 358

13.2.1 信号完整性问题 358

13.2.2 高速电路设计技术 359

13.3 图像编／解码系统开发实例 362

13.3.1 研制内容及用途 362

13.3.2 功能要求 363

13.3.3 系统硬件设计 364

13.3.4 软件设计 368

附录A 图像编解／码系统原理图 372

附录B TMS320C6000指令集 388

参考文献 400