基本集成电路逻辑设计PDF电子书下载

目录 1

第一章 逻辑设计概论 1

1-1逻辑代数的定义 1

1-2逻辑代数的状态和量 2

1-3逻辑代数的标志法 2

1-4逻辑代数运算 4

1-5逻辑代数符号 4

1-6真值表 5

1-7正逻辑和负逻辑 5

1-8“与”功能 7

1-9“或”功能 9

1-10“与—或”功能 11

1-11“非”功能 12

1-12“与非”功能 13

1-13“或非“功能 15

1-14“异或”和“异或非”功能 16

1-15基本的逻辑元件和符号 18

1-16逻辑符号的补充和识别 21

1-17基本功能的补充 25

1-19组合网络的基本设计步骤 27

1-18组合网络和时序网络 27

1-20时序网络设计基本方法 36

1-21逻辑电路的类型 38

1-22场效应晶体管逻辑电路 46

第二章 组合网络和复合功能 49

2-1译码器网络 49

2-2编码器网络 71

2-3多功能发生器 74

2-4奇偶检测和比较网络 75

2-5数据分配器和选择器 85

2-6加法器电路 92

2-7减法器电路 100

第三章 触发器与多谐振荡器电路 103

3-1逻辑触发器的形式 103

3-2双路触发器 110

3-3D型触发器 111

3-4反转触发器 113

3-5双列触发器 114

3-6JK主—从触发器（带预置位） 116

3-7混合RS和JK触发器 118

3-8具有第二个时钟输入的JK触发器 122

3-9高速JK触发器 126

3-10“或非”门主—从触发器 127

3-11用时钟下降边触发的JK触发器 129

3-12用时钟上升边触发的JK触发器 132

3-13用时钟上升边触发的D型触发器 134

3-14“与”输入？J—K？触发器 135

3-15整形多谐振荡器 135

3-16自激多谐振荡器 135

3-17单稳态多谐振荡器 137

3-18射极耦合逻辑门单稳态多谐振荡电路 139

3-19由RC时间常数控制的冲息多谐振荡器 145

第四章 计数器电路 148

4-1串行计数器的基本设计 148

4-2串行计数器 159

4-3同步计数器 173

4-4移位计数器 188

4-5通用计数器方程 192

4-6通用计数器电路 194

第五章 寄存器、移位器件和其它电路 202

5-1存贮寄存器 202

5-2基本移位寄存器 205

5-3多功能移位寄存器 206

5-4十六位移位寄存器 214

5-5四位移位寄存器及典型应用 219

5-6用移位寄存器作脉冲延时网络 231

5-7时钟波形电路 235

5-8逻辑电路的晶体振荡器 237

5-9周期选择器 238

5-10接触弹跳消除器 239

5-11门闩电路 240

6-1二进制系统 242

第六章 附录 242

6-2二一十进制和其它特殊的逻辑代码 247

6-3布尔代数符号和方程 249

6-4维恩（Venn）图 251

6-5维奇（Veitch）图 251

6-6卡诺图 254

6-7正、负逻辑的逻辑符号 262

6-8真值表 263

6-9逻辑电路的一般设计考虑 265

6-10逻辑电路的测试方法 265