EDA技术及应用PDF电子书下载

第1章EDA技术概述 1

1.1 EDA技术及其发展 1

1.1.1 EDA技术含义 1

1.1.2 EDA技术的发展历程 1

1.1.3 EDA技术的基本特征 4

1.2 EDA技术的实现目标与ASIC设计 6

1.2.1 EDA技术的实现目标 6

1.2.2 ASIC的特点与分类 7

1.2.3 ASIC的设计方法 7

1.2.4 IP核复用技术与SOC设计 10

1.3硬件描述语言 12

1.3.1 VHDL 13

1.3.2 Verilog HDL 14

1.3.3 ABEL-HDL 14

1.3.4 VHDL和Verilog HDL的比较 15

1.4常用EDA工具 15

1.4.1设计输入编辑器 15

1.4.2综合器 16

1.4.3仿真器 16

1.4.4适配器 16

1.4.5编程下载 17

1.5 EDA的工程设计流程 17

1.5.1设计输入 17

1.5.2综合 18

1.5.3适配 18

1.5.4时序仿真与功能仿真 18

1.5.5编程下载 18

1.5.6硬件测试 19

1.6 MAX + plus Ⅱ集成开发环境 19

1.6.1 MAX+plus Ⅱ简介 19

1.6.2软件的安装 20

1.6.3软件组成 20

1.6.4设计流程 21

1.7 Quartus Ⅱ集成开发环境 22

1.7.1 Quartus Ⅱ简介 22

1.7.2 Quartus Ⅱ 9.0软件的安装 23

1.7.3 Quartus Ⅱ 9.0图形用户界面介绍 26

1.8 EDA技术发展趋势 32

思考题与习题 34

第2章 可编程逻辑器件 35

2.1可编程逻辑器件概述 35

2.1.1 PLD发展历程 35

2.1.2目前流行可编程器件的特点 36

2.1.3可编程逻辑器件的基本结构和分类 37

2.1.4 PLD相对于MCU的优势所在 40

2.2 CPLD的结构与工作原理 42

2.2.1 CPLD的基本结构 42

2.2.2 Altera公司MAX7000系列CPLD简介 42

2.3 FPGA的结构与工作原理 47

2.3.1 FPGA的基本结构 47

2.3.2 Cyclone Ⅲ系列器件的结构原理 49

2.4可编程逻辑器件的测试技术 55

2.4.1内部逻辑测试 55

2.4.2 JTAG边界扫描 55

2.4.3嵌入式逻辑分析仪 59

2.5 CPLD/FPGA的编程与配置 59

2.5.1 CPLD在系统编程 60

2.5.2 FPGA配置方式 61

2.5.3 FPGA专用配置器件 62

2.5.4使用单片机配置FPGA 63

2.5.5使用CPLD配置FPGA 65

2.6 CPLD/FPGA开发应用选择 65

思考题与习题 66

第3章 原理图输入设计方法 67

3.1原理图设计方法 67

3.1.1内附逻辑函数 67

3.1.2编辑规则 68

3.1.3原理图编辑工具 68

3.1.4原理图编辑流程 69

3.1.5设计项目的处理 72

3.1.6设计项目的校验 76

3.1.7器件编程 81

3.2.1位全加器设计 83

3.2.1建立文件夹 83

3.2.2输入设计项目和存盘 84

3.2.3将设计项目设置成工程文件 84

3.2.4选择目标器件并编译 84

3.2.5时序仿真 84

3.2.6引脚锁定 86

3.2.7编程下载 86

3.2.8设计顶层文件 87

3.3数字电子钟设计 87

3.3.1六十进制计数器设计 87

3.3.2十二进制计数器设计 91

3.3.3数字电子钟顶层电路设计 91

3.4利用LPM兆功能块的电路设计 93

3.4.1常用LPM兆功能块 93

3.4.2基于LPM_ COUNTER的数据分频器设计 94

3.4.3制作一个兆功能模块 96

3.5波形输入设计 97

3.5.1创建波形设计新文件并指定工程名称 98

3.5.2创建输入、输出和隐埋节点 98

3.5.3编辑隐埋状态机节点波形 99

3.5.4编辑输入和输出节点波形 100

3.5.5查看波形情况 101

3.5.6保存文件并检查错误 101

3.5.7创建默认的功能模块 101

思考题与习题 101

第4章VHDL设计初步 103

4.1概述 103

4.1.1常用硬件描述语言简介 103

4.1.2 VHDL的特点 104

4.1.3 VHDL程序设计约定 105

4.2 VHDL语言的基本单元及其构成 105

4.2.1 2选1多路选择器的V HDL描述 105

4.2.2 V HDL程序的基本结构 106

4.2.3实体 107

4.2.4结构体 109

4.3 VHDL文本输入设计方法初步 111

4.3.1项目建立与V HDL源文件输入 112

4.3.2将当前设计设定为工程 112

4.3.3选择V HDL文本编译版本号和排错 113

4.3.4时序仿真 114

4.4 VHDL程序设计举例 115

4.4.1 D触发器的VHDL描述 115

4.4.2 1位二进制全加器的VHDL描述 118

4.4.3 4位加法计数器的VHDL描述 123

思考题与习题 126

第5章VHDL设计进阶 127

5 1 VHDL语言要素 127

5.1.1 VHDL文字规则 127

5.1.2 VHDL数据对象 129

5.1.3 VHDL数据类型 133

5.1.4 VHDL操作符 144

5.2 VHDL顺序语句 148

5.2.1赋值语句 149

5.2.2转向控制语句 151

5.2.3 WAIT语句 158

5.2.4子程序调用语句 159

5.2.5返回语句 160

5.2.6 NULL语句 161

5.2.7其他语句 162

5.3 VHDL并行语句 166

5.3.1进程语句 166

5.3.2并行信号赋值语句 168

5.3.3块语句 171

5.3.4并行过程调用语句 172

5.3.5元件例化语句 173

5.3.6生成语句 175

5.4子程序 179

5.4.1函数 179

5.4.2重载函数 181

5.4.3过程 182

5.4.4重载过程 184

5.5库、程序包及其配置 185

5.5.1库 185

5.5.2程序包 187

5.5.3配置 189

5.6 VHDL描述风格 191

5.6.1行为描述 192

5.6.2数据流描述 193

5.6.3结构描述 193

5.7常用单元的设计举例 194

5.7.1组合逻辑电路设计 194

5.7.2时序逻辑电路设计 202

5.8 VHDL与原理图混合设计方式 208

5.8.1 4位二进制计数器的V HDL设计 208

5.8.2七段显示译码器的V HDL设计 209

5.8.3顶层文件原理图设计 210

5.8.4查看工程的层次结构 210

思考题与习题 212

第6章 有限状态机设计 214

61概述 214

6.1.1关于状态机 214

6.1.2状态机的特点 214

6.1.3状态机的基本结构和功能 215

6.2一般有限状态机的设计 216

6.2.1一般有限状态机的组成 216

6.2.2设计实例 217

6.3 Moore型状态机的设计 218

6.3.1多进程Moore型有限状态机 219

6.3.2用时钟同步输出的Moore型有限状态机 222

6.4 Mealy型有限状态机的设计 224

6.4.1多进程Mealy型有限状态机 225

6.4.2用时钟同步输出信号的Mealy型状态机 227

6.5状态编码 229

6.5.1状态位直接输出型编码 229

6.5.2顺序编码 231

6.5.3一位热码编码 232

6.6状态机剩余状态处理 232

思考题与习题 233

第7章Quartus Ⅱ工具应用初步 235

7.1 Quartus Ⅱ一般设计流程 235

7.2 Quartus Ⅱ设计实例 235

7.2.1实例设计说明 236

7.2.2模块的层次划分 236

7.2.3创建工程 237

7.2.4建立设计输入文件 239

7.2.5分析综合 246

7.2.6布局布线 250

7.2.7建立约束重编译 252

7.2.8仿真 260

7.2.9编程及配置 264

7.2.10 SignalTap Ⅱ逻辑分析仪实时测试 266

第8章 数字电子系统设计实践 270

8.1移位相加8位硬件乘法器设计 270

8.1.1硬件乘法器的功能 270

8.1.2硬件乘法器的设计思路 270

8.1.3硬件乘法器的设计 270

8.1.4硬件乘法器的波形仿真 273

8.2十字路口交通管理器设计 273

8.2.1交通管理器的功能 273

8.2.2交通管理器的设计思路 274

8.2.3交通管理器的设计 274

8.2.4交通管理器的波形仿真 278

8.3可编程定时/计数器设计 278

8.3.1可编程定时/计数器的功能 278

8.3.2可编程定时/计数器的设计思路 278

8.3.3可编程定时/计数器的设计 279

8.3.4可编程定时/计数器的波形仿真 283

8.4智能函数发生器设计 284

8.4.1智能函数发生器的功能 284

8.4.2智能函数发生器的设计思路 284

8.4.3智能函数发生器各模块设计 284

8.4.4智能函数发生器的波形仿真 289

8.5数据采集系统设计 291

8.5.1数据采集系统的功能 291

8.5.2数据采集系统的设计思路 291

8.5.3数据采集系统各模块设计 293

8.5.4数据采集系统的波形仿真 295

8.6乒乓游戏机设计 297

8.6.1乒乓游戏机的功能 297

8.6.2乒乓游戏机的设计思路 298

8.6.3乒乓游戏机各模块设计 298

8.6.4乒乓游戏机的波形仿真 302

8.7数字频率计设计 304

8.7.1数字频率计的功能 304

8.7.2数字频率计的设计思路 304

8.7.3数字频率计各模块的设计和实现 306

8.7.4数字频率计的综合设计 308

8.7.5数字频率计的波形仿真 312

8.8.3层电梯控制器设计 315

8.8.1 3层电梯控制器的功能 315

8.8.2 3层电梯控制器的设计思路 316

8.8.3 3层电梯控制器的综合设计 316

8.8.4 3层电梯控制器的波形仿真 321

8.9计算器设计 323

8.9.1计算器的功能 323

8.9.2计算器的设计思路 324

8.9.3计算器各模块的设计和实现 325

8.9.4计算器的综合设计 331

8.9.5计算器的波形仿真 337

8.10健身游戏机设计 340

8.10.1健身游戏机的功能 340

8.10.2健身游戏机的设计思路 341

8.10.3健身游戏机的综合设计 341

8.10.4健身游戏机的波形仿真 351

8.11 CRC校验设计 352

8.11.1 CRC校验编码原理 352

8.11.2 CRC校验设计实例 353

8.12线性时不变FIR滤波器设计 355

8.12.1线性时不变滤波器原理 355

8.12.2线性时不变滤波器设计流程 356

8.12.3线性时不变滤波器设计实例 358

参考文献 361