SiP系统级封装设计与仿真 Mentor Expedition Enterprise Flow 高级应用指南PDF电子书下载

第1章 Mentor公司SiP设计仿真平台 1

1.1 从Package到SiP的发展 1

1.2 Mentor公司SiP技术的发展 4

1.3 Mentor SiP设计与仿真平台 5

1.3.1 平台简介 5

1.3.2 原理图输入 6

1.3.3 系统设计协同 7

1.3.4 SiP版图设计 7

1.3.5 信号完整性和电源完整性仿真 11

1.3.6 热分析仿真 12

1.3.7 Mentor SiP设计仿真平台的优势和先进性 12

1.4 在Mentor SiP平台中完成的项目介绍 13

第2章 封装基础知识 15

2.1 封装的定义与功能 15

2.2 封装技术的演变与发展 16

2.3 SiP及其相关技术 18

2.3.1 SiP技术的出现 18

2.3.2 SoC与SiP 19

2.3.3 SiP相关的技术 21

2.4 封装市场发展 24

2.5 封装厂家 26

2.5.1 传统封装厂家 26

2.5.2 不同领域的SiP封装企业 27

2.6 裸芯片提供商 28

第3章 SiP生产流程 30

3.1 BGA—主流的SiP封装形式 30

3.2 SiP封装生产流程 32

3.3 SiP封装的三要素 35

第4章 新兴封装技术 38

4.1 TSV（硅通孔）技术 38

4.1.1 TSV介绍 38

4.1.2 TSV技术特点 39

4.1.3 TSV的应用领域和前景 41

4.2 IPD（Integrated Passive Device）技术 42

4.2.1 IPD介绍 42

4.2.2 IPD的优势 43

4.3 PoP（Package on Package）技术 45

4.3.1 3D SiP的局限性 45

4.3.2 PoP的应用 45

4.3.3 PoP设计的重点 47

4.4 代表电子产品（苹果A4处理器） 48

第5章 SiP设计与仿真流程 51

5.1 SiP的设计与仿真流程 51

5.2 Mentor环境中的设计与仿真流程 53

5.2.1 库的建立 54

5.2.2 原理图设计 54

5.2.3 版图设计 55

5.2.4 设计仿真 57

第6章 中心库的建立及管理 59

6.1 中心库的结构 59

6.2 Dashboard介绍 60

6.3 原理图符号库的建立 61

6.4 裸芯片Cell库的建立 67

6.4.1 创建裸芯片Padstack 67

6.4.2 创建裸芯片Cell 68

6.5 BGA Cell库的建立 72

6.5.1 创建BGA Padstack 72

6.5.2 手工创建BGA Cell 74

6.5.3 使用Die Wizard创建BGA Cell 77

6.5.4 LP Wizard专业建库工具 78

6.6 Part库的建立 78

6.7 通过Part创建Cell 82

第7章 原理图输入 84

7.1 网表输入 84

7.2 基本原理图输入 86

7.2.1 启动DxDesigner 86

7.2.2 新建项目 92

7.2.3 设计检查 96

7.2.4 设计规则设置 97

7.2.5 设计打包Package 97

7.2.6 输出Partlist 100

7.2.7 原理图中文输入 102

7.2.8 进入版图设计环境 103

7.3 基于DxDataBook的原理图输入 104

7.3.1 DxDataBook介绍 104

7.3.2 DxDataBook使用 105

7.3.3 元器件属性的校验和更新 108

第8章 多版图项目管理与原理图多人协同设计 110

8.1 多版图项目管理 110

8.1.1 SiP与PCB协同设计的需求 110

8.1.2 多版图项目设计流程 111

8.2 原理图多人协同设计 113

8.2.1 协同设计的思路 113

8.2.2 原理图多人协同设计的操作方法 114

第9章 版图的创建与设置 118

9.1 创建版图模板 118

9.1.1 版图模板定义 118

9.1.2 创建SiP版图模板 119

9.2 创建版图项目 127

9.2.1 创建SiP项目 127

9.2.2 进入版图设计环境 128

9.3 版图相关设置与操作 130

9.3.1 版图License控制介绍 130

9.3.2 鼠标操作方法 132

9.3.3 三种常用操作模式 135

9.3.4 显示控制Display Control 139

9.3.5 编辑控制Editor Control 145

9.3.6 参数设置Setup Parameters 152

9.4 版图布局 152

9.4.1 元器件布局 152

9.4.2 网络自动优化 154

9.5 版图中直接查看原理图eDxD View 155

9.6 版图中文输入 156

第10章 约束规则管理 159

10.1 CES约束编辑系统 159

10.2 方案Scheme 161

10.2.1 创建方案Scheme 161

10.2.2 在版图设计中应用Scheme 162

10.3 定义基板的层叠及其物理参数 163

10.4 网络类规则Net Class 164

10.4.1 创建网络类并指定网络到网络类 164

10.4.2 定义网络类规则 165

10.5 间距规则Clearance 166

10.5.1 间距规则的创建与设置 166

10.5.2 通用间距规则 168

10.5.3 网络类到网络类间距规则 168

10.6 约束类Constraint Class 170

10.6.1 新建约束类并指定网络到约束类 170

10.6.2 电气约束分类 171

10.6.3 编辑约束组 174

10.7 CES和版图数据交互 175

第11章 Wire Bonding设计 177

11.1 Wire Bonding概述 177

11.2 Bond Wire模型 178

11.2.1 Bond Wire模型定义 179

11.2.2 Bond Wire模型参数 183

11.3 Wire Bonding工具栏及其应用 184

11.3.1 手动添加Bond Wire 185

11.3.2 移动及旋转Bond Pad 185

11.3.3 自动添加Bond Wire及Power Ring 186

11.3.4 Bond Wire规则设置 188

11.3.5 实时Bond Wire编辑器Wire Model Editor 197

第12章 腔体及芯片堆叠设计 202

12.1 腔体Cavity 202

12.1.1 腔体的定义 202

12.1.2 腔体的创建 204

12.1.3 将芯片放置到腔体中 206

12.1.4 在腔体中键合 207

12.1.5 埋入式腔体设计及将分立器件埋入基板 208

12.2 芯片堆叠 212

12.2.1 芯片堆叠的概念 212

12.2.2 芯片堆叠的创建 213

12.2.3 并排堆叠芯片 215

12.2.4 调整堆叠中芯片的相对位置 216

12.2.5 芯片堆叠的键合 217

第13章 FlipChip及RDL设计 219

13.1 FlipChip的概念及特点 219

13.2 RDL的概念 220

13.3 RDL设计 221

13.3.1 Bare Die及RDL库的建立 221

13.3.2 RDL原理图设计 224

13.3.3 RDL版图设计 225

13.4 FlipChip设计 230

13.4.1 FlipChip原理图设计 230

13.4.2 FlipChip版图设计 231

第14章 布线与敷铜 238

14.1 布线 238

14.1.1 布线综述 238

14.1.2 手工布线 238

14.1.3 Plow布线模式 239

14.1.4 Gloss平滑模式 241

14.1.5 固定Fix和锁定Lock 242

14.1.6 层的切换 243

14.1.7 移动导线和过孔 244

14.1.8 电路复制 245

14.1.9 半自动布线 247

14.1.10 自动布线 247

14.1.11 差分对布线 249

14.1.12 长度控制布线 252

14.2 敷铜 257

14.2.1 敷铜定义 257

14.2.2 敷铜设置 258

14.2.3 绘制敷铜形状 262

14.2.4 修改敷铜形状 264

14.2.5 生成负片敷铜 266

14.2.6 删除敷铜数据 266

14.2.7 检验敷铜数据 267

第15章 埋入式电阻、电容设计 268

15.1 埋入元器件技术的发展 268

15.1.1 分立式埋入技术 268

15.1.2 平面式埋入技术 269

15.2 埋入式电阻、电容的工艺和材料 270

15.2.1 埋入式电阻电容的工艺Processes 271

15.2.2 埋入式电阻、电容的材料Materials 278

15.2.3 电阻材料的非线性特征 282

15.3 电阻、电容自动综合 283

15.3.1 自动综合前的准备 283

15.3.2 电阻自动综合 286

15.3.3 电容自动综合 290

第16章 RF射频电路设计 294

16.1 RF SiP技术 294

16.2 Mentor RF设计流程 295

16.3 RF原理图设计 295

16.3.1 RF元器件库的配置 295

16.3.2 RF原理图工具栏 297

16.3.3 RF原理图设计 303

16.4 原理图与版图RF参数的相互传递 305

16.5 RF版图设计 307

16.5.1 RF版图工具箱 307

16.5.2 RF单元的3种类型 310

16.5.3 Meander添加及编辑 311

16.5.4 RF Control Pane 314

16.5.5 创建用户自定义的RF形状 314

16.5.6 RF Via 315

16.5.7 RF Group 318

16.5.8 其他RF编辑功能 319

16.6 和RF仿真工具连接并传递数据 322

16.6.1 连接RF仿真工具 322

16.6.2 版图RF数据传递 324

16.6.3 原理图RF数据传递 324

第17章 版图实时协同设计 326

17.1 版图实时协同设计技术Xtreme 326

17.2 实时协同软件的配置 328

17.3 启动Xtreme实时协同设计 329

第18章 3D实时DRC检查 334

18.1 Wire Model Editor 3D实时显示及DRC检查 334

18.1.1 Wire Model Editor 3D实时显示 334

18.1.2 Wire Model Editor 3D实时DRC检查 337

18.2 3D Viewer实时显示及DRC检查 338

18.2.1 3D Viewer概述 338

18.2.2 3D Viewer实时查看 340

18.2.3 3D模拟SiP生产加工全流程 341

18.2.4 导入3D结构设计数据 344

18.2.5 3D Viewer实时DRC 346

第19章 设计检查 349

19.1 Online DRC 349

19.2 Batch DRC 350

19.2.1 DRC Settings 350

19.2.2 Connectivity and special rules 353

19.2.3 Batch DRC方案 354

19.3 Review Hazard 355

19.4 设计库检查 357

第20章 生产数据输出 359

20.1 Gerber及钻孔数据输出 359

20.1.1 输出钻孔数据 359

20.1.2 设置光绘机格式 363

20.1.3 输出Gerber数据 364

20.1.4 导入并检查Gerber数据 367

20.2 其他生产数据输出 367

20.2.1 元器件及Bond Wire坐标文件输出 367

20.2.2 DXF文件输出 369

20.2.3 版图设计状态输出 370

20.2.4 BOM输出 371

第21章 SiP仿真技术 373

21.1 SiP仿真技术概述 373

21.2 信号完整性SI仿真 374

21.2.1 HyperLynx SI信号完整性仿真工具介绍 374

21.2.2 HyperLynx SI信号完整性仿真实例分析 377

21.3 电源完整性PI仿真 385

21.3.1 HyperLynx PI电源完整性仿真工具介绍 385

21.3.2 HyperLynx PI电源完整性仿真实例分析 388

21.4 热分析Thermal仿真 392

21.4.1 HyperLynx Thermal热分析软件介绍 392

21.4.2 HyperLynx Thermal热仿真实例分析 393

21.5 电磁兼容EMI/EMC分析 402

21.5.1 Quiet Expert电磁兼容专家系统介绍 402

21.5.2 Quiet Expert实例分析 403

21.6 数模混合电路仿真介绍 406

参考资料 409

后记及致谢 410